SU516048A1 - Устройство дл проведени матричных испытаний радиоэлектронных схем - Google Patents
Устройство дл проведени матричных испытаний радиоэлектронных схемInfo
- Publication number
- SU516048A1 SU516048A1 SU2124757A SU2124757A SU516048A1 SU 516048 A1 SU516048 A1 SU 516048A1 SU 2124757 A SU2124757 A SU 2124757A SU 2124757 A SU2124757 A SU 2124757A SU 516048 A1 SU516048 A1 SU 516048A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- unit
- block
- control unit
- Prior art date
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
Description
1
Изобретение относитс к области вычислительной техники и предназначено дл исследовани и оптимизации параметров по критерию надежности любых безынерционных радиоэлектронных схем в статическом режиме.
Известны устройства, содержащие блок управлени , выход которого подключен к управл ющим входам блоков перебора реализаций , формировани тестовых сигналов, Tvioделировани , контрол и вычислительного блока, а первый вход соединен с первым выходом генератора тактовых импульсов. Второй выход генератора подключен к первому входу блока коммутаций, третий выход - к первому входу блока контрол . Второй вход блока коммутаций соединен с выходом блока перебора реализаций, выход - с первым входом блока моделировани , второй вход которого подключен к выходу блока формировани тестовых сигналов, выход - к второму входу блока контрол . Выход блока Контрол св зан с входом анализатора реализаций.
Матричные испытани в известных устройствах имеют своей целью определение количественных характеристик параметрической надежности исследуемых устройств дл дальнейшей онтнмизации их внутренних параметров .
Недостатком известных устройств вл етс больша продолжительность испытаний из-за
проведени полного ооъема матричных иснытаннй и отсутстви анализа промежуточных результатов испытаний.
Цель изобретени - новышение производительности работы устройства.
Это достигаетс тем, что в устройство введены блокн построени сечений области работоспособности н установки номинальных значений , управл ющие входы которых соединены с выходом блока управлени , вход блока построени сечений области работоспособности - с выходом анализатора реализаций, выход через вычислительный блок подключен к первому входу блока установки номинальных значений. Второй вход блока установкн номинальных значений св зан с третьим выходом генератора тактовых импульсов, выход подсоединен к второму входу блока управлени .
Функциональна схема, но сн юща принцип действи устройства, представлена на фиг. 1. Она содержит блок 1 коммутаций ( например, наборное поле), блок 2 перебора реализаций , блок 3 управлени , генератор 4 та ктовых импульсов, блок 5 формировани тестовых сигналов, блок 6 .моделировани , блок 7 контрол , анализатор 8 реализаций, блок 9
построени сечений области работоспособности , вычислительный блок 10, блок И установки номинальных значений.
Блок 1 коммутаций (наборное поле) представл ет собой группу ключевых элементов, обеспечивающих коммутацию представителей квантов исследуемых элементов физической модели схемы 6 и управл емых блоком 2 перебора реализаций. Блок перебора реализаций служит дл управлени коммутирующими ключами. Блок 3 управл ет блоком перебора реализаций, провод последовательный попарный перебор параметров физической модели исследуемой схемы блока 6, выдает в блок 9 построени сечений области работоспособности текущие номера параметров и их квантов, участвующих в переборе, по команде блока 11 установки «оминальных значений, включает соответствующий номер кванта параметра физической модели схемы и координирует работу остальных блоков.
Генератор 4 тактовых импульсов используетс дл синхронизации ра.боты блоков коммутации , контрол и установки номинальных значений с блоком уиравлени по заданному ритму.
Блок 5 формировани тестовых сигналов вырабатывает заданный дл каждой конкретной физической модели схемы комплекс входных сигналов.
Блок 6 моделировани выполнен в виде пла1Ы, на которой последовательно с контактами соответствующих ключевых элементов блока 1 подключены представители квантов моделируемых параметров исследуемой схемы с диапазонами изменени , обеснечивающими определение границ сечений области работоспособности этой схемы.
Блок 7 контрол преобразует любой выходной сигнал исследуемой схемы в вид и величнну , удоб|ную дл обработки и анализа в анализаторе 8 реализаций.
Анализатор 8 характеризует каждую реализацию , определ , работоспособна она или пет в соответствии с выбранными ранее критери ми работоспособности.
Блок 9 построени сечений области работоспособности по данным блока 3 управлени п анализатора 8 реализаций получает сечение области работоспособности дл каждой пары параметров, преобразует эту информацию в вид, удобный дл последующей работы , и по команде блока управлени выдает ее в вычислительный блок 10.
Вычислительный блок 10 вписывает в каждое сечепие области работоспособности в соответствии с разработанным алгоритмом оптимальиое сечение допусковой области, осуществл ет обработку серии полученных сечений допусковой области дл каждого параметра , определ максимально возможный диапазон его изменени и его оптимальное иоминальпое зпачеиие, и по Команде блока управлени сообщает это значение в блок II установки номииальных значений.
Блок 11 установки номинальных значений останавливает работу всего устройства на врем , кратное нериоду поступлени тактовых импульсов, в течение которого вносит измененк в программу работы блока управлени , устанавлива в блоке 6 нолученное в результате предыдущей обработки оптимальное поминальное значение, и выдает команду на продолжение работы устройства.
Решение задачи оптимизации параметров радиоэлектронных схем по надежности состоит в том, чтобы заставить вектор состо ни в пространстве внутренних параметров схемы находитьс можно дольше в области работоспособности, т. е. заключаетс в определении соответствующих координат вектора , и осуществл етс следующим образом. Проводитс последовательный попарный полный перебор одного параметра схемы со всеми остальными. Параметры, не участвующие в переборе, представлены своими номинальными значени ми, полученнымн в ходе электрического расчета исследуемой схемы. Таким образом определ етс сери двумерных сечеНИИ области работоснособности относительно одного параметра.
Па фиг. 2 представлено сечение области работоспособности I первого параметра схемы
KI с -м параметром х.
В каждое сечение области работоспособности вписываетс опти.маль)1ое, в соответствии с выбранным критерием, сечение допусковой области П, проводитс совместиа обработка
сечений допусковой области и определ етс максимально возможный диапазон изменени дл первого параметра схемы, что позвол ет устаповить п его оптимальное номинальное значение. Полученное номинальное значение фиксируетс в физической модели исследуемой схемы и в дальнейше.м не из.мен етс . Аналогичны. образо,м проводитс последовательный попарный перебор след ющегонараметра со всеми остальными, кроме первого , и определ етс его максимально возможный диапазон изменени и оптимальное номинальное зна ение с учетом результатов испытаний с nepiibiM параметром. Так же получаютс оптимальные номинальные значеПИЯ и допуски ia все остальные параметры элементов. Подобна процедура проведени матричных испытаний дл опти.мизацип внутренних нараметров радиоэлектронных схем позвол ет сократить число реализаций и
уменьшить врем проведени испытаний физических моделей схем. Выигрыш времени тем больше, чем больше число варьируемых нараметров физической модели схемы. Устройство обеспечивает определепие каждого двумерного сечени области работоспособности , оптимальные сечени допусковой области, максимальио возможные диапазоны изменени каждого параметра и их оптимальные поминальные значени и фиксацию этих
значений в физической модели схемы.
Устройство работает следующим образом.
После пуска устройства блок 3 управлени , работающий по заданной программе, выдает команду в блок перебора реализаций на срабатывание соответствующего ключевого элемента блока 1 дл включени определенного представител кванта первого внутреннего параметра физической модели схемы. Остальные параметры представлены своими иоминальными значени ми, полученными в ходе электрического расчета. Тем самым реализуетс перва «ситуаци .
На вход собранной физической модели схемы из блока 5 подаетс комплекс входных сигналов, а блок 7 .контрол и анализатор 8 реализаций в соответствии с прин тым критерием проводит оценку «ситуации (работоспособности схемы при данном наборе значений внутренних параметров).
Результаты оценки и координаты квантов параметров, участвующих в реализации «ситуации , выдаютс в блок 9 построени сечений области работоспособности, где запоминаютс . С поступлением следующих тактовых импульсов но команде блока 3 управлени проводитс перебор всех квантов первого и второго внутренних параметров схемы и оценка всех «ситуаций.
Полученное таким образом двумерное сечение области работоспособности по команде блока управлени передаетс в вычислительный блок 10 в виде, удобном дл его работы.
Вычислительный блок записывает в каждое двумерное сечение области работоспособности оптимальное двумерное сечение допусковой области. Параллельно с работой вычислительного блока продолжаетс неребор квантов первого и третьего внутренних параметров схемы, первого и четвертого и т. д. Таким образом, получаем серию онтимальных двумерных сечений допусковой области относительно первого параметра. Вычислительный блок проводит совместную обработку всей серии сечений, определ максимально допустимый диапазон изменени первого параметра и его оптимальное значение. При получении сечени области работоспособности дл первого и последнего параметров вычислительный блок останавливает работу устройства до момента выдачи оптимального номинального значени первого параметра. По окончании обработки серии сечений но команде блока управлени это значение сообщаетс в блок 11 установки номинальных значений .
Блок 11 преобразует номер кванта, соответствующий оптпмальному значению первого параметра, в вид, удобный дл изменени программы работы блока правлени , и блокирует работу устройства на врем своей работы и включени представител кванта первого параметра, соответствующего определенному номинальному значению. Затем выдает команду на продолжение работы устройства.
Аналогичным образом проводитс перебор второго внутреннего параметра схемы со всеми остальными, кроме первого, и определ етс его оптимальное значение, затем третьего со всеми остальными, кроме первого и второго параметров, и т. д.
По окончании перебора всех параметров вычислительный блок печатает результаты обработки всех серий сечений допусковых областей , т. е. оптимальные номинальные значени параметров и их максимально возможные диапазоны изменени .
Claims (1)
- Формула изобретениУстройство дл проведени матричных испытаний радиоэлектронных схем, содержащее блок унравлеии , выход которого подключен к управл ющим входам блоков перебора реализаций , формировани тестовых сигналов, моделировани , контрол и вычислительногоблока, первый вход соединен с первым выходом генератора тактовых импульсов, второй выход которого подключен к первому входу блока коммутаций, третий выход - к первому входу блока контрол , второй вход блокакоммутаций соединен с выходом блока перебора реализаций, выход - с первым входом блока моделировани , второй вход которого подключен к выходу блока формировани тестовых сигналов, выход - к второму входублока контрол , выход которого соединен с входом анализатора реализаций, отличающеес тем, что, с целью повышени производительности работы, в него введены блоки построени сечений области работоспособности и установки номинальных значений, управл ющие входы которых соединены с выходом блока управлс 1и , вход блока построени сеченпй области работоспособности соединен с выходом анализатора реализаций, выход через вычислительный блок подключен к первому входу блока установки номинальных значений, второй вход которого соединен с третьим выходом генератора тактовых импульсов , выход подключен к второму входублока управлепп .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2124757A SU516048A1 (ru) | 1975-04-07 | 1975-04-07 | Устройство дл проведени матричных испытаний радиоэлектронных схем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2124757A SU516048A1 (ru) | 1975-04-07 | 1975-04-07 | Устройство дл проведени матричных испытаний радиоэлектронных схем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU516048A1 true SU516048A1 (ru) | 1976-05-30 |
Family
ID=20616344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2124757A SU516048A1 (ru) | 1975-04-07 | 1975-04-07 | Устройство дл проведени матричных испытаний радиоэлектронных схем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU516048A1 (ru) |
-
1975
- 1975-04-07 SU SU2124757A patent/SU516048A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU516048A1 (ru) | Устройство дл проведени матричных испытаний радиоэлектронных схем | |
SU1042065A1 (ru) | Тренажер оператора автоматизированной системы управлени | |
SU868778A2 (ru) | Устройство дл проведени матричных испытаний микроэлектронных схем | |
SU615454A1 (ru) | Устройство дл прогнозировани надежности систем управлени | |
SU584426A1 (ru) | Имитатор радиосигнала | |
SU1712924A1 (ru) | Сейсмоакустическое устройство дл изучени строени грунтов на акватори х | |
SU1265735A1 (ru) | Цифровой регулируемый преобразователь напр жени | |
SU851414A1 (ru) | Устройство дл проведени матричныхиСпыТАНий МиКРОэлЕКТРОННыХ CXEM | |
SU1532902A1 (ru) | Устройство дл диагностировани автоматических систем регулировани | |
SU1438003A1 (ru) | Преобразователь двоичного кода во временной интервал | |
SU1649560A1 (ru) | Устройство дл анализа параметров графа | |
SU641464A1 (ru) | Устройство дл поверки коррелометров | |
SU1320822A1 (ru) | Устройство дл измерени веро тностных характеристик фазы случайного сигнала | |
SU1621145A1 (ru) | Устройство дл формировани серий импульсов | |
RU2013809C1 (ru) | Устройство для оценки профессиональной пригодности радиотелеграфистов | |
SU915255A1 (ru) | Устройство для преобразования аналоговой информации1 | |
SU1431036A1 (ru) | Генератор тактовых импульсов | |
SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА | |
RU2017207C1 (ru) | Способ диагностики комбинационных логических схем | |
SU920735A2 (ru) | Цифровой функциональный преобразователь | |
SU826346A1 (ru) | Генератор случайного процесса | |
SU362306A1 (ru) | Устройство для получения распределении | |
JPH05257505A (ja) | システム同定装置 | |
SU991481A1 (ru) | Тренажер оператора автоматизированных систем управлени | |
SU670934A1 (ru) | Ячейка однородной сети дл моделировани процесса распространени волны при трассировке межсоединений радиоэлектронных схем |