SU1621145A1 - Устройство дл формировани серий импульсов - Google Patents
Устройство дл формировани серий импульсов Download PDFInfo
- Publication number
- SU1621145A1 SU1621145A1 SU894635238A SU4635238A SU1621145A1 SU 1621145 A1 SU1621145 A1 SU 1621145A1 SU 894635238 A SU894635238 A SU 894635238A SU 4635238 A SU4635238 A SU 4635238A SU 1621145 A1 SU1621145 A1 SU 1621145A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- synchronizer
- trigger
- inputs
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
Изобретение может быть использовано в системах и устройствах вычислительной техники, автоматики, управлени , контрол и диагностики. Цель изобретени состоит в расширении функциональных возможностей за-счет расширени диапазона регулировани и увеличени количества управл емых параметров серии импульсов Цель достигаетс введением в устройство дл формировани серий импульсов коммутаторов 8, 9, 10, элементов И-НЕ 11, 12, 13, элемента И 14, триггера 15 делител 16 частоты . Устройство также содержит программный блок 1, делители 2, 3, 4 частоты, синхронизатор 5, генератор 6 импульсов и триггер 7. Приведены примеры конкретного выполнени программного блока 1, синхронизатора 5 и временные диаграммы, по сн ющие работу устройства. 4 ил
Description
О
I f
N
J
r
9И1Ш
J /;
36
х
34}
fpue.5
С
Фив. 4
I
Claims (1)
- Формула изобретенияУстройство для формирования серий импульсов, содержащее программный блок, вход которого является входом устройства, три делителя частоты, информационные входы которых соединены соответственно с первым, вторым и третьим выходами программного блока, синхронизатор, первый вход которого соединен с четвертым выходом программного блока, генератор и первый триггер, первый выход которого является выходом устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет расширения диапазона регулирования и увеличения количества управляемых параметров серии импульсов, в него введены три коммутатора, элемент И, три элемента И-НЕ, второй триггер и четвертый делитель частоты, причем первые управляющие входы первого и второго коммутаторов соединены соответственно с пятым и шестым выходами программного блока, первые выходы первого и второго коммутаторов соединены соответственно с первыми управляющими входами первого и второго делителя частоты, вторые выходы первого и второго коммутаторов соединены соответственно с первым и вторым информационными входами третьего коммутатора, первый управляющий вход которого соединен с вторым.управляющим входом второго коммутатора и подключен к первому выходу первого триггера, второй выход которого соединен с первым управляющим входом третьего делителя частоты, вторым управляющим входом первого коммутатора и вторым управляющим входом третьего коммутатора, выход которого соединен с вторым входом синхронизатора и первым входом первого триггера, второй вход которого соединен с первым выходом синхронизатора, второй выход которого соединен с вторым управляющим входом второго делителя частоты, третий выход синхронизатора соединен с третьим входом первого триггера и вторым управляющим входом первого делителя частоты, четвертый выход синхронизатора соединен с вторым управляющим входом третьего делителя частоты, входы первого, второго и третьего элементов ИНЕ соединены соответственно с выходами первого, второго и третьего делителей частоты, выход третьего элемента И-НЕ соединен с третьим входом синхронизатора, выход элемента И соединен с четвертым входом синхронизатора, первый и второй входы второго триггера соединены соответственно с седьмым и восьмым выходами программного блока, третий вход второго триггера соединен с одним из входов элемента И и подключен к выходу первого элемента И—НЕ, четвертый вход второго триггера соединен с другим входом элемента И и подключен к выходу второго элемента И-НЕ, первый и второй выходы второго триггера соединены соответственно с пятым и шестым входами синхронизатора, выход четвертого делителя частоты соединен с первыми информационными входами первого и второго коммутаторов, вторые информационные входы которых объединены и соединены с выходом генератора и первым входом четвертого делителя частоты, второй вход которого соединен с пятым выходом синхронизатора.ΐ5 t6t7 tSt3tiQФиг.2Фиг.ЗФиг. 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894635238A SU1621145A1 (ru) | 1989-01-09 | 1989-01-09 | Устройство дл формировани серий импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894635238A SU1621145A1 (ru) | 1989-01-09 | 1989-01-09 | Устройство дл формировани серий импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1621145A1 true SU1621145A1 (ru) | 1991-01-15 |
Family
ID=21421786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894635238A SU1621145A1 (ru) | 1989-01-09 | 1989-01-09 | Устройство дл формировани серий импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1621145A1 (ru) |
-
1989
- 1989-01-09 SU SU894635238A patent/SU1621145A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1150738,кл Н 03 К 3/64,1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5261081A (en) | Sequence control apparatus for producing output signals in synchronous with a consistent delay from rising or falling edge of clock input signal | |
US4095267A (en) | Clock pulse control system for microcomputer systems | |
US3651414A (en) | Variable frequency system | |
SU1621145A1 (ru) | Устройство дл формировани серий импульсов | |
SU1676075A1 (ru) | Устройство дл формировани импульсных сигналов | |
SU822338A1 (ru) | Селектор импульсной последовательности | |
SU940277A1 (ru) | Многофазный генератор | |
SU1506553A1 (ru) | Преобразователь частота-код | |
SU571891A1 (ru) | Устройство задержки | |
SU839068A1 (ru) | Делитель частоты следовани импуль-COB C КОэффициЕНТАМи дЕлЕНи | |
SU1210210A1 (ru) | Генератор импульсов | |
SU1195430A2 (ru) | Устройство дл формировани временных интервалов | |
SU641451A1 (ru) | Устройство управлени | |
SU653578A1 (ru) | Фазозадающее устройство | |
JPS603007A (ja) | 分散形数値制御装置 | |
SU633152A1 (ru) | Синхронизирующее устройство | |
SU913568A1 (ru) | Устройство для формирования серий импульсов 1 | |
SU888293A1 (ru) | Избирательное устройство дл управлени тиристорными регул торами | |
SU628507A1 (ru) | Устройство дл считывани графической информации | |
SU792573A1 (ru) | Формирователь импульсов | |
RU2119245C1 (ru) | Реле времени | |
SU790213A1 (ru) | Устройство дл синхронизации импульсов | |
SU1132368A1 (ru) | Делитель частоты с нечетным коэффициентом делени (его варианты) | |
SU718938A1 (ru) | Устройство дл формировани импульсов синхронизации | |
SU892675A1 (ru) | Генератор тактовых импульсов |