SU515295A1 - Device for correcting single and detecting multiple errors - Google Patents

Device for correcting single and detecting multiple errors

Info

Publication number
SU515295A1
SU515295A1 SU2053861A SU2053861A SU515295A1 SU 515295 A1 SU515295 A1 SU 515295A1 SU 2053861 A SU2053861 A SU 2053861A SU 2053861 A SU2053861 A SU 2053861A SU 515295 A1 SU515295 A1 SU 515295A1
Authority
SU
USSR - Soviet Union
Prior art keywords
error
adder
detecting multiple
key
multiple errors
Prior art date
Application number
SU2053861A
Other languages
Russian (ru)
Inventor
Владимир Игнатьевич Ключко
Original Assignee
Харьковское Высшее Военное Командное Училище Им.Маршала Советского Союза Крылова Н.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Высшее Военное Командное Училище Им.Маршала Советского Союза Крылова Н.И. filed Critical Харьковское Высшее Военное Командное Училище Им.Маршала Советского Союза Крылова Н.И.
Priority to SU2053861A priority Critical patent/SU515295A1/en
Application granted granted Critical
Publication of SU515295A1 publication Critical patent/SU515295A1/en

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОДИНОЧНЫХ И ОБНАРУЖЕНИЯ МНОГОКРАТНЫХ ОШИБОК(54) DEVICE FOR FIXING SINGLE AND DETECTING MULTIPLE ERRORS

рой вход сумматора 1 сигнал не подаетс . Это равносильнб наложению на комбинацию нулевого вектора ошибки.The swarm input of adder 1 is not signaled. This is equivalent to imposing a combination of zero error vector.

При необнаружении ошибки блок 5 выдает сигнал на управл ющий вход ключа 4 и в датчик 3. Ключ 4 открываетс , а датчик 3 по этому сигналу вьщает вектор ошки , аналогичный предыдущему. Комбинаци  второй раз из накопител  2 через сумматор 1 и ключ 4 поступает на выход устройства; If an error is not detected, block 5 outputs a signal to the control input of key 4 and to sensor 3. Key 4 opens, and sensor 3 sends an error vector similar to the previous one by this signal. The combination of the second time from the drive 2 through the adder 1 and the key 4 is fed to the output device;

При обнаружении ошибки в комбинации после первой ее выдачи включаетс  в работу датчик 3 одиночных ошибок и комбинаци  выдаетс  из накопител  2 второй раз. На сумматоре 1 на комбинацию накладываетс  вектор ошибки, формируемый датчиком 3, и результат с выхода сумматора 1 поступает в 5,When an error is detected in the combination, after the first issue of the error, a single error sensor 3 is activated and the combination is output from storage device 2 a second time. At adder 1, the error vector generated by sensor 3 is superimposed on the combination, and the result from adder 1 output goes to 5,

При обнаружении ошибки комбинаци  из накопител  2 выдаетс  в третий раз с наложением очередного вектора ошибок и анализом в блоке 5, Этот процесс происходит до первого необнаружени  ошибки, но не более ( И. 1 ) раза.When an error is detected, a combination from accumulator 2 is issued for the third time with the application of the next error vector and analysis in block 5. This process occurs before the first error is not detected, but no more than (I. 1) times.

Если при очередной проверке ошибка в анализируемой комбинации не обнаруживаетс , блок 5 выдает сигнал на ключ 4 иIf at the next check the error in the analyzed combination is not detected, block 5 issues a signal to key 4 and

датчик 3 одиночных ошибок. Ключ 4 открываетс , а датчик 3 формирует вектор ошибки, аналогичный предыдущему.sensor 3 single errors. Key 4 opens, and sensor 3 generates an error vector similar to the previous one.

При очередной выдаче комбинации из накопител  2 на сумматоре 1 происходит ис1фавлбние ошибки и исправленна  комбинаци  через ключ 4 поступает на выход.At the next issue of a combination of accumulator 2, adder 1 errors occur in the adder 1 and the corrected combination through key 4 goes to the output.

Если в течение i + 1 проверок отождествлени  комбинации с кодовой не происходит , то блок 5 вырабатывает сигнал ошибка.If during the i + 1 checks the identification of the combination with the code does not occur, then block 5 generates a signal error.

Claims (1)

Формула изобретени Invention Formula Устройство дл  исправлени  одиночных |и обнаружени  многократных ошибок, содержащее сумматор по модулю два, к входам которого подключены выходы накопител  и датчика одиночных ошибок соответственно , а выход сумматора по модулю два подключен к управл ющему входу ключа через блок дл  обнаружени  ошибок, отличающеес  тем, что, с це/шю упрощени  устройства, выход сумматора по модулю два дополнительно подключен к информационному входу ключа, управл ющий вход которого соединен с входом датчика одиночных ошибок.A device for correcting single | and detecting multiple errors, containing a modulo two adder, to the inputs of which the outputs of the accumulator and the sensor of single errors are connected, respectively, and the output of the modulo two adder is connected to the control input of the key through a block for error detection, characterized in that In order to simplify the device, the output of the modulo-two adder is additionally connected to the information input of the key, the control input of which is connected to the input of the sensor of single error. Ошибка ВЫЖОError
SU2053861A 1974-08-20 1974-08-20 Device for correcting single and detecting multiple errors SU515295A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2053861A SU515295A1 (en) 1974-08-20 1974-08-20 Device for correcting single and detecting multiple errors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2053861A SU515295A1 (en) 1974-08-20 1974-08-20 Device for correcting single and detecting multiple errors

Publications (1)

Publication Number Publication Date
SU515295A1 true SU515295A1 (en) 1976-05-25

Family

ID=20594179

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2053861A SU515295A1 (en) 1974-08-20 1974-08-20 Device for correcting single and detecting multiple errors

Country Status (1)

Country Link
SU (1) SU515295A1 (en)

Similar Documents

Publication Publication Date Title
JPS5431945B2 (en)
FR2375658A1 (en) DATA PROCESSING SYSTEM INCLUDING AN ERROR CONTROL FUNCTION
SU515295A1 (en) Device for correcting single and detecting multiple errors
KR102603835B1 (en) Method and apparatus for protecting the program counter structure of a processor system and monitoring processing of interrupt requests
JPS6232813B2 (en)
JPS5764400A (en) Error correction system of storage contents
SU386397A1 (en) "B ^ r ^ UNION
SU375682A1 (en) METHOD OF CORRECTION OF INFORMATION IN STORING
SU479263A1 (en) Error Detection Device
SU1049983A1 (en) Device for checking read-only memory unit
JPS5631264A (en) Composite transmission system of data and sound
SU1029230A2 (en) Device for checking memory error correcting units
SU516102A1 (en) Device for monitoring a fixed memory unit
SU470867A1 (en) Device to control the drive
SU612287A1 (en) Arrangement for checking permanent memory units
JPS6155696B2 (en)
JPS61237139A (en) Malfunction detecting system of information processor
SU452860A1 (en) Autonomous control storage device
SU903989A1 (en) Device for checking and correcting address signals for serial-action storage
SU599267A2 (en) Device for correcting errors in code combination
SU982099A1 (en) Storage with testing error correcting circuits
SU680061A2 (en) Device for correcting errorsat iterative coding
SU470809A1 (en) Device to control calculations
JPS6462736A (en) Error detecting circuit
SU475662A1 (en) Device for recording information