SU511557A1 - Устройство дл контрол логических узлов - Google Patents

Устройство дл контрол логических узлов

Info

Publication number
SU511557A1
SU511557A1 SU2046580A SU2046580A SU511557A1 SU 511557 A1 SU511557 A1 SU 511557A1 SU 2046580 A SU2046580 A SU 2046580A SU 2046580 A SU2046580 A SU 2046580A SU 511557 A1 SU511557 A1 SU 511557A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
register
input
block
address
Prior art date
Application number
SU2046580A
Other languages
English (en)
Inventor
Григорий Рувимович Мермельштейн
Юрий Иосифович Галкин
Светлана Наумовна Астрахан
Юрий Прокофьевич Чепель
Анатолий Иванович Павлов
Борис Владимирович Шиков
Original Assignee
Предприятие П/Я М-5489
Предприятие П/Я А-1389
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5489, Предприятие П/Я А-1389 filed Critical Предприятие П/Я М-5489
Priority to SU2046580A priority Critical patent/SU511557A1/ru
Application granted granted Critical
Publication of SU511557A1 publication Critical patent/SU511557A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

511 коммутатор подключен к выходам контролируемого узла. Это позвол ет осуществл ть проверку параметров контролируемых узлов как в статическом, гак и а дичамическом режЕ- мах   дает возможн(х:ть повысить точность Tip-rs-epKii параметров при большом кошзчеств.- ко .гтрол руемыж точек и повы. сить пракзвоцйтельность устройства за счет упрошеаи  программы и уменьшени  коли- чества перфокарт дл  кажцого типа коатрсьлируемьгх узлов. На фиг. 1«-схема устройства дл  контро л  логических узлов; на фиг. 2 « схема блока форсировани  фронта выходного им пульса . В состав схемы (см. фиг. 1) вход т блэк 1 ввода перфокарт, регистр 2 фото« ввода, адрескь|й   инфop faциoннь;й регист- ры 3, 4j блож дешифраиЕи, входной регистр 6, блок 7 фор: трователей; коугмут-атор, со сто щий из двух частей -полупроводникового KOiVFNfyTaropa i н релейного коммутатора 9, блок 10 ti, параметров сигналов; блок 11 форсиройзлги  фронта выходного имг1ул,ьса, регистр 12 задержки; блок 13 форьл-ирова ;:г  кодов; выходной регистр 14; бл« ; 15 f,i...;ia давгых (капример, печати) pei4LC -j :-:: ; .г гузка. 4irXiio формирователей в блоке 7 равно макоимальноьгу числу контактов контроли« jyvftMCA; ;7;.:- (j-vxo.abi формирователей со- еди ек;;.. с «.о(.ро   руемым узлом (на ,:G ье то .з.заи ) и с входами полупровод« релейного 9 коммутаторов. tiи ::.;.:,. .К:;ил : гаторов 8 и 9 соединены с входом блока 1О, где наход т-с  схемы, контролирующие параметры выходного сиг- провар емого узла. Релейный коммутатор 9 соединен с выходом блока 11 фор сирс-за-гй  фроата выходного импульса,входы которого соединены с выходом регистра задержки 12 и с выходом блока 13, который синхронизирует работу всего устройств в соответствии с работой блсжа ввода пер)- фокарт 1 и блока 15. Поэтому его выходы соединены с входами регистров и блоков 2, 3, 5, 6, 10, 11, 14, 15 устройства ( эти св зи на чертеже не показаны). Схема блока форсировани  фронта ного импульса (см. фиг. 2) состоит из формировател  17 импульса форсировани  фронта, вход которого соединен с выходом блока 13, а выход с входом схемы управ- лени , второй вход которой соединен с выходом дешп(}чэатора 18 задержки. Вход дешифратора 18 соединен с выходом регистра 12 задержки. Выход схемы управ. лени  19 соединен с входом усилител  то ка 20, который усиливает импульс тока форсировани  и зар жает паразитную емкость, подключенную к выходу контроле руемого узла. Выход ycв:JШтeл  20 соед1 нен с выходом релей sroro коммутатора 9, а через него с выходом контролируемого узла. Устройство работает следующим образом. Программа, записанна  на перфокартах, состоит из входной части, где записаны те уровни или v:, льсные сигналы, которые надо подать  е ,.хо,;:,ы контралнруемого узла, св занные с кокг-Ю/и -уе; ;,;;..: выходом, и выходной части, где эндаетс  адрес контролируемого выхода и ожидаемые на контролируемом выходе уровни, пол рности импульсов, задержки импульсов и подключаема  к контролируемому выходу нагр5 зка, Кроме того, в программе записаны команды, с по- мощью которых происходит переключение информации с входа ка выход, определ етс  момент контрол ; н дрзтч е операции, позвол ющие автоматизировать цикл работы устройства . Эта программа вводитс  с помощью блока 1 в регистр 2, где информаци  запоминаетс  на один цикл работы устройства. Из регистра 2 командна  часть программы Б соответствии с присвоенным ей признаком поступает на блок 5, где дешифруетс . Адресна  часть программы поступает из регистра 2 в-адресный регистр 3, а информационна  часть программы поступает в информационный регистр 4. Разделение адресной и информационной частей программы происходит в соответствии с присвоенными ей признаками. Адресна  часть программы представл ет собой номер входного или выходного контакта контролируемой схемы, а входна  инфор мационна  часть представл ет собой тот уровень (высокий или низкий) или тот им- пулвс (положительный или отрицательный), которые надо подать на данные контакты, чтобы получить информацию на контролируемом выходе. Ожидаема  информаци  на выходе контролируемого узла поступает также в информационный регистр 4. Далее входна  часть информации из регистра 4 совместно с адресной частью из регистра 3 поступает на входной регистр 6. Количество разр дов входного регистра выбирают в зависимости от максимально необходимого количества контролируемых контактов. Во входном регистре 6 информаци , которую необходимо подать на каждый из контактов контролируемого узла, запоминаетс  и хранитс  до момента проверки параметров выходного сигнала, после чего регистр обнул етс . Каждый из разр дов входного регистра 6 представл ет собой пам ть на тригтерных схемах. Каждый раарзвд расчитан на хранени определенного количества бит информашш, Спрзр.ел5юмого количеством уровней и У1М пульсов, которые необходимо подать на входные контакты контролнруемого узла д,:;  liposepEH. проверки комбинаци онЕЫ схем необходимо подавать на входны коктакты два уровн  и один импульс, дл  проверки трштерных схем в динамическом режиме необход 1МО|кроме основного (глав й:м-о; ИМтгугаэса,подавать еще и задержал. лс.; стдссктелЕ г-то главного импульс дл  проверки счетчиков в динамическом режиме необходимо три сдвинутых относительно друх друга им ульса. Кроме того, каждый из может быть любой пол рности Все зто количество типов информаш1и опре- друшет емхость одного разр да входного регистра в, который управл ет работой бло 7формирователей. Количество последних в нем также равпо максимально-возможном кс ш-5частв5- контактов контролируемого узла И «формаци  в виде сформированных уровней и й импульсов с выхода формирователей блока 7 поступает навходы контролируемого узла. С помощью формирователей блока 7 и репейного комк утатора 9 проис- 5 соотзетствии с программой азтома ческз  коммутаци  входных и выходных контак- ов. Если данный контакт контролируемого узла  вл етс  входным, то подсоединенный к нему формирователь вырабаты вает информацию, определ емую входным регистром 6. а разр д релейного коммутат рл, пойСэединенный к этому же контакту отключее.г измерительные схемы от него. ЕСШ-: хе контролируемый контакт  вл етс  Бытсодмым, ТО релейнькй комьлутатор 9 под кпточает этот контаг т к контрольйьтм схе- мам блока 1О, а формирователь блока 7, подсоединеЕ 1а 1Й к этому контакту, отключаетс  от него. Посло; того как во вхоаной регистр 6 KB& jeaJ. jjrHMeCKiieкомбинации и в соот« д:.этс,ь,;; . :-jiuM формирователи блока 7 is€;j.-.ajj-H 3T(v комбинации ка входы контро- , ::.. .-;л-мгс у.:;ла тчинаетс  выходна  часть : , :.::/---pa-z также состонт из адресной - , мацйовкой частей. Адресна  часть -ес-та тюступает в адресный регистр 3, пг вз-1г:-ош.ий работой полупроводниковог 8и pejieUKoro 8 коммутаторов. Последний ь соет-ветствии с записанным в программе ;оитро,)л :руеглым выполним контактом, подccsfis-icyv аго ic блоку 1О, в котором нахс;дттс:  схэмы, контролируюшке уровни и о лернслу выходного сигнала. Инх{юрмацион- па  часть выходного теста, записанна  на перфокарте, представл ет собой ожидав- мые аа выходе контролируемого узла уровень (высокий или низкий) или пол рность импульса ( положительного или отрица. ельного). Кроме того, информационна  часть содержит ожидаемую задержку н величину необходимой нaгrJyзки, которую необходимо подключить к контролируемому выходному контакту. Ожидаемые величины вга- грузки и задержки регистра фотоввода 2 поступают на входы регистра 16 нагрузки и регистра 12 задержки соответственно. Выходы этих регистров управл ют выбором ожидаемой нагрузки и задфзкки. Выбранна  нагрузка подсоедин етс  к контролируемому выходному контакту. Одноврюменно регистр12 задержки управл ет работой блока 11 форсировани  (JpoffTB выходного импульса контролируемого узла. Работа этого блока по сн етс  с помощью схемы, изображенной аа фиг. 2. На фход формировател  17, фор сируюшего иКгаульсы, поступает от блока 13 импульс, начинающийс  несколько раньше импульса, подаваемого ва вход контролиру емого узла, и длительностью, тфевышаюшей максимально возможную величину задержки на которую рассчитьгеаетс  устройство. Таким образом, независимо от задержки контролируемого узла импульс, поступающий на вход формировател  17, перекрывает импульс на выходе контролируемого узла. Формирователь 17 создает р д коротких импульсов длительностью но перекрывающих друг друга. С выхода формировател  17 эти импульсы поступают на вход схемы управлени  19. Второй вход схемы управлешш 19 соединен с выходом дешифратора 18, который весь диапазон возможной задержки импульса ковстролируе- мого узла разбивает на отрезки, равные длите;ъност м импульсов, сформированных схемой формировател  17. В соответствии с ожидаемой задержкой дешифратор 18 выбирает один из отрезков этой задержки, благодар  чему схема управлени  19 пропускает только один сформированный формирователем 17 импульс, временное положение которого соответствует фронту выходного импульса контролируемого узла. Далее этот импульс поступает на импульсный усилитель тока 2О, который во врем  импульса контролируемого узла формирует импулБс тока, зар жающий парвк зитную емкость, вносимую подсоединением устройства контрол  к контролируемому узлу. После выполнени  выходной части теста, котора  подготавливает контролирующие схемы и подсоедин ет с помопсью релейного коммутатора 9 эти схемы к выкод- ному контакту контролируемого узла, а перфокарты в ригистр фотоввода 2 и далее
в блок 5J поступает команда измерение . Эта комавда в блоке 5 дешифруетс  и поступает в качестве разрешающего сигнала в блок 10, где контролирующиесхемы
производ т сравнение параметров сигнала с выхода контролируемого узла с заданны ми (ожидаемыми) параметрами. Эти схемы в случае отклонени  параметра сигнала от ожидаемых фиксируют ошибку, котора  поступает с выхода блока 1О на вход выходного регистра 14, где она запоминаетс . Далее цикл работы устрой- ства повтор етс  до момента выполнени  определенного числа измерений или до смены выходного адреса. После этого с

Claims (1)

  1. выхода выходного регистра накопленные ошибки в виде кода ошибок поступают на блок 15 вывода дл  печати вместе с номером выходного контакта. Формула изобретени 
    Устройство дл  контрол  логических узлов,содержащее регистр фотоввода, вход которого соединен с выходом блока ввода перфокарт, адресный и информацион. ный регистры, регистр нагрузки, регистр задержки, блок деши эации команд, блок
    формировани  кодов, входы которых соединены с соответствующими выходами регистра фотоввода, входной регистр, подключенный входами соответственно к выходам адресного и информационного регистров , выходом - к входу блока формирователей , соединенново с контролируемым узлом и со входом коммутатора, выход которого подключен к входу блока проверки параметров сигналов, выход которого через выходной регистр соединен с блоком вывода данных, управл ющие входы - подключены соответственно к выходу регистра нагрузки и первому выходу блока дешифрации команд, второй выхог ссторого соединен с управл ющим входом регистра задержки, адресный вход коммутатора соединен с соответствующим выходом адресного регистра, отличающее- с   тем, что, с целью повыи1ени  точ;.с.-. сти и производительности работы устройства , в него введен блок форсировани  фронта выходного импульса, входы которого соединены соответственно с выходами блока формировани  кодов и регистра задержки , выход через коммутатор подключен к выходам контролируемого узла.
    I
    JZ
    16
    13
    11
    г:
    i
    1
    f N
    8
    . /
    77
    Фиг. г
SU2046580A 1974-07-22 1974-07-22 Устройство дл контрол логических узлов SU511557A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2046580A SU511557A1 (ru) 1974-07-22 1974-07-22 Устройство дл контрол логических узлов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2046580A SU511557A1 (ru) 1974-07-22 1974-07-22 Устройство дл контрол логических узлов

Publications (1)

Publication Number Publication Date
SU511557A1 true SU511557A1 (ru) 1976-04-25

Family

ID=20591840

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2046580A SU511557A1 (ru) 1974-07-22 1974-07-22 Устройство дл контрол логических узлов

Country Status (1)

Country Link
SU (1) SU511557A1 (ru)

Similar Documents

Publication Publication Date Title
KR102087235B1 (ko) 위상 감지 장치 및 위상 감지 방법
KR930022383A (ko) 메모리칩의 리프레시 어드레스 테스트 회로
US6215345B1 (en) Semiconductor device for setting delay time
SU511557A1 (ru) Устройство дл контрол логических узлов
US3633178A (en) Test message generator for use with communication and computer printing and punching equipment
JPH03261881A (ja) 波形形成装置
US4034300A (en) Circuit arrangement for evaluating received oscillations of a predetermined frequency
SU451083A1 (ru) Устройство дл контрол функциональных элементов дискретных систем
SU1129723A1 (ru) Устройство дл формировани импульсных последовательностей
SU1705876A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU841060A1 (ru) Устройство дл контрол блоковпАМ Ти
SU441642A1 (ru) Лини задержки
SU1003025A1 (ru) Программно-временное устройство
SU1034161A1 (ru) Устройство дл формировани серий импульсов
SU796916A1 (ru) Устройство дл контрол блокапАМ Ти
SU497640A1 (ru) Устройство дл контрол оперативных накопителей
SU1725222A1 (ru) Устройство дл стохастического контрол микропроцессорных цифровых блоков
SU1018135A1 (ru) Устройство дл считывани графической информации
SU507885A1 (ru) Устройство дл индикации
SU527708A1 (ru) Устройство дл обнаружени неисправностей в релейных структурах
SU766042A1 (ru) Устройство дл опроса информационных датчиков
SU924758A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU410440A1 (ru)
SU643973A1 (ru) Устройство дл управлени накопителем на запоминающих элементах с неразрушающим считыванием информации
SU917328A1 (ru) Устройство дл выделени серии импульсов