SU508924A1 - Converter code-time interval - Google Patents

Converter code-time interval

Info

Publication number
SU508924A1
SU508924A1 SU2070120A SU2070120A SU508924A1 SU 508924 A1 SU508924 A1 SU 508924A1 SU 2070120 A SU2070120 A SU 2070120A SU 2070120 A SU2070120 A SU 2070120A SU 508924 A1 SU508924 A1 SU 508924A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
outputs
flip
input
Prior art date
Application number
SU2070120A
Other languages
Russian (ru)
Inventor
Модрис Артурович Арнит
Юрий Николаевич Артюх
Игорь Яковлевич Вурцель
Original Assignee
Институт Электроники И Вычислительнойтехники Ан Латвийской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электроники И Вычислительнойтехники Ан Латвийской Сср filed Critical Институт Электроники И Вычислительнойтехники Ан Латвийской Сср
Priority to SU2070120A priority Critical patent/SU508924A1/en
Application granted granted Critical
Publication of SU508924A1 publication Critical patent/SU508924A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

II

Изобретение относитс  к области импульсной техники.The invention relates to the field of pulsed technology.

Известен преобразователь код-временной интервал, содержащий генератор импульсов с пр мым и инверсным выходами, регистр, выход которого через вентили записи соединен со входом счетчика, а выход последнего подключен к элементу сравнени , выход которого соединен с одним входом триггера управлени , и элемент «И..A known converter is a code-time interval containing a pulse generator with direct and inverse outputs, a register whose output is connected to the counter input through recording gates, and the output of the latter is connected to a comparison element whose output is connected to one control trigger input, and ..

Существенным недостатком известного преобразовател   вл етс  ограничение-ТОЧНОСТИ и дискретности периодов сигнала генератора импульсов.A significant disadvantage of the known converter is the limitation of the ACCURACY and the discreteness of the periods of the signal of the pulse generator.

Целью изобретени   вл етс  повышение точности и уменьшение дискретности преобразовани .The aim of the invention is to improve the accuracy and reduce the resolution of the transformation.

Дл  этого в преобразователь донолнительно введены два /З-триггера, элемент «И и элемент «ИЛИ, выходы генератора подключены к входам синхронизации /З-триггеров непосредственно , а к входам элементов «И - через элемент коммутации, вторые входы каждого из элементов «И соединены с пр мыми выходами 1)-триггеров, а выходы - через злемент «ИЛИ подключены к счетчику, /З-входы триггеров объединены и подключены к выходу управл ющего триггера, R-ЕХОЦ каждого Dтриггера соединен с инверсным выходом другого .To do this, two / 3-flip-flops are added to the converter, the element “AND and the element” OR, the generator outputs are connected to the synchronization inputs / 3-flip-flops directly, and to the inputs of the elements “AND - through the switching element, the second inputs of each of the elements“ AND 1) triggers are connected to the direct outputs, and the outputs are connected to the counter, the three inputs of the flip-flops are combined and connected to the output of the control trigger, the R-EXOT of each Trigger is connected to the inverse output of the other.

На чертеже представлена блок-схема преобразовател  код-временной интервал.The drawing shows a block diagram of the Converter code-time interval.

Преобразователь содержит генератор импульсов 1, элемент коммутации 2, управл ющий триггер 3 типа R-S, два триггера 4, 5 типа D, два элемента «И 6, 7, элемент «ИЛИ 8, регистр 9, счетчик 11 с вентил ми записи 10 и элемент сравнени  12.The converter contains a pulse generator 1, a switching element 2, a control trigger 3 of type RS, two triggers 4, 5 of type D, two elements “AND 6, 7, an element“ OR 8, a register 9, a counter 11 with write gates 10 and an element compare 12.

Допустим, что импульсом, предшествующим импульсу начала преобразовани , в счетчике 11 записан код, обратный коду, хран щемус  в регистре 9. Триггеры 4 и 5 и управл ющий триггер 3 наход тс  в состо нии хранени  «О. После подачи на вход управл ющего триггера 3 импульса начала преобразовани  на выходе управл ющего триггера 3 по витс  сигнал, соответствующий логической «1.Этот сигнал поступает на )-входы триггеров 4 и 5. Сигналом генератора 1, действующим на С входы триггеров 4 и 5, производитс  переключение одного из триггеров, при этом первым переключаетс  тот триггер, на вход С которого подан ближайший по фазе сигнал эталонной частоты. Триггеры 4 и 5 св заны таким образом, что установка состо ни  хранени  «1 одного триггера повлечет за собой блокировку другого триггера в состо нии хранени  «О. Поэтому всегда после переключени  одного из триггеров разрешающий потенциал с одного выхода триггера поступит только на один из элементов «И 6 или 7 и в результате через элемент «ИЛИ 8 на вход счетчика 11 поступит сигнал эталонной частоты , имеющий наименьший фазовый сдвиг по отношению к фазе сигнала начала преобразовани .Assume that the pulse preceding the start of the conversion pulse in counter 11 is written to the code inverse to the code stored in register 9. Triggers 4 and 5 and control trigger 3 are in the storage state "O. After applying to the input of the control trigger 3 a pulse of the start of the conversion, the output of the control trigger 3 causes the signal corresponding to the logical "1. This signal goes to) the inputs of the trigger 4 and 5. The signal of the generator 1 acting on the inputs of the trigger 4 and 5 , one of the flip-flops is switched, with the first one switching the flip-flop, to the input C of which the nearest phase reference frequency signal is fed. The triggers 4 and 5 are connected in such a way that setting the storage state to "1 one trigger" entails blocking another trigger in the storage state "O. Therefore, after switching one of the triggers, the resolving potential from one trigger output will always go to only one of the AND 6 or 7 elements and, as a result, through the OR 8 element, the counter 11 input will receive a reference frequency signal having the smallest phase shift with respect to the signal phase start conversion.

Конец временного интервала определ етс  моментом по влени  импульса на выходе элемента сравепи  12. Этим импульсом управл ющий триггер 3 возвращаетс  в исходное состо ние.The end of the time interval is determined by the moment of occurrence of the pulse at the output of the element 12. With this pulse, the control trigger 3 returns to the initial state.

Если вход элемента «И 6 подключить к инверсному выходу генератора, а вход другого элемента «И 7 - к пр мому, выходной временной интервал увеличитс  на величину Гэ/2, где Та - период сигнала эталонного генератора . Переключение входов элементов «И можно осуществл ть при помощи элементакоммутации 2, роль которого в данном случае выполн ет обычный переключатель. Введение такого элемента коммутации равносильно введению в схему преобразовател  младшег ,0 разр да пеной Т-,12, что в два раза повыщает точность преобразовани  и в два раза уменьшает дискретность.If the input element "AND 6" is connected to the inverted output of the generator, and the input of another element "AND 7 - to the direct one, the output time interval will increase by the value of Ge / 2, where Ta is the period of the signal of the reference generator. Switching the inputs of the AND elements can be accomplished using switching elements 2, which in this case plays the role of a conventional switch. The introduction of such a switching element is equivalent to the introduction of a lower-order converter, 0-bit and T-12 foam, which doubles the conversion accuracy and reduces the resolution by half.

Claims (1)

Формула изобретени Invention Formula Преобразователь код-временной интервал, содержащий генератор импульсов с пр мым и инверсным выходами, регистр, выход которого через вентили записи соединен со входом счетчика , а выход последнего подключен к элементу сравнени , выход которого соединен с одним входом триггера управлени , и элемент «И, отличающийс  тем, что, с целью повышени  точности и уменьшени  дискретности, в него дополнительно введены два /)-триггера,A code-time interval converter containing a pulse generator with direct and inverse outputs, a register whose output is connected to the counter input through recording gates, and the output of the latter is connected to a comparison element whose output is connected to one control trigger input, and characterized in that, in order to increase accuracy and decrease discreteness, two /) triggers are added to it, элемент «И и элемент «ИЛИ, выходы генератора подключены к входам синхронизации -триггеров непосредственно, а к входам элементов «И - через элемент коммутации, вторые входы каждого из элементов «И соединены с пр мыми выходами D-триггеров, а выходы - через элемент «ИЛИ подключены к счетчику, Д-входы триггеров объединены и подключены к выходу управл ющего триггера , R -вход каждого D-триггера соединен сthe element “AND and element” OR, the generator outputs are connected to the synchronization inputs of the triggers directly, and to the inputs of the elements “AND - via the switching element, the second inputs of each of the elements“ AND are connected to the direct outputs of the D-flip-flops, and the outputs - through the element "OR are connected to the counter, the D-inputs of the flip-flops are combined and connected to the output of the control trigger, the R input of each D-flip-flop is connected to инверсным выходом другого.inverse output of another.
SU2070120A 1974-10-25 1974-10-25 Converter code-time interval SU508924A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2070120A SU508924A1 (en) 1974-10-25 1974-10-25 Converter code-time interval

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2070120A SU508924A1 (en) 1974-10-25 1974-10-25 Converter code-time interval

Publications (1)

Publication Number Publication Date
SU508924A1 true SU508924A1 (en) 1976-03-30

Family

ID=20599215

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2070120A SU508924A1 (en) 1974-10-25 1974-10-25 Converter code-time interval

Country Status (1)

Country Link
SU (1) SU508924A1 (en)

Similar Documents

Publication Publication Date Title
JPS58121827A (en) Pulse generating circuit
GB1196372A (en) Improvements in or relating to Frequency and Phase Comparators
SU508924A1 (en) Converter code-time interval
KR930017301A (en) Pulse width modulation circuit
GB1462617A (en) Analogue to digital converters
SU458096A1 (en) Code converter
SU790349A1 (en) Frequency divider with odd division coefficient
SU572900A1 (en) J-k type flip-flop
SU756625A1 (en) Code-to-time interval converter
SU596946A1 (en) Microprogramme-control arrangement
SU1385232A1 (en) Oscillating frequency digital generator
SU580648A1 (en) Reversible pulse counter
RU1783614C (en) Code converter
SU437061A1 (en) Markov Chain Generator
SU519745A1 (en) Transducer move code
SU855531A1 (en) Digital phase inverter
SU574740A1 (en) Angle-to-code converter
SU855732A1 (en) Shift register
SU1667254A1 (en) Number-to-time converter
SU1674169A1 (en) Harmonic function generator
SU744569A1 (en) Frequency multiplier
SU526023A1 (en) Memory device
SU1443172A1 (en) Variable-countdown frequency divider
SU435530A1 (en) POSSIBLE-PERFORMANCE DEVICE
SU504291A1 (en) Digital phase comparator