SU504291A1 - Digital phase comparator - Google Patents

Digital phase comparator

Info

Publication number
SU504291A1
SU504291A1 SU2017740A SU2017740A SU504291A1 SU 504291 A1 SU504291 A1 SU 504291A1 SU 2017740 A SU2017740 A SU 2017740A SU 2017740 A SU2017740 A SU 2017740A SU 504291 A1 SU504291 A1 SU 504291A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
input
counter
trigger
Prior art date
Application number
SU2017740A
Other languages
Russian (ru)
Inventor
Валерий Васильевич Быданов
Сергей Петрович Корнеев
Original Assignee
Предприятие П/Я Г-4115
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4115 filed Critical Предприятие П/Я Г-4115
Priority to SU2017740A priority Critical patent/SU504291A1/en
Application granted granted Critical
Publication of SU504291A1 publication Critical patent/SU504291A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Measuring Phase Differences (AREA)

Description

элемент ИЛИ на вход бл&ка управлени , заполн ютс  сигналом с частотой генератора зшюлн ющих импульсов и подаютс  на реверсивный счетчик, причем первый {запблненный) импульс поступает на вход 11 (сложение), а каждый N -ный (в данном случае второй) на вход 12 (вычитание ). По окончании процесса вычитани  с выхода блока управлени  на синхронизирующий вход триггера и на вход сброса реверсивного счетчика подаетс  сигнал устанавливающий триггер в положение, определ емое состо нием последнего раэр г а реверсивного счетчика, выходы которго соединены с входами данного триггера, а реверсивный счетчик - в исходное нулевое состо ние, подготавлива  его тем самым к следующему измерению ithe OR element at the input of the control unit is filled with a signal with a frequency of the generator of sinking pulses and is fed to a reversible counter, the first (pulse) pulse arriving at input 11 (addition), and each Nth (in this case, the second) input 12 (subtraction). Upon completion of the process of subtraction from the output of the control unit, the trigger input and the reset input of the reversible counter are given a signal that sets the trigger to the position determined by the state of the last reversal counter, the outputs of which are connected to the inputs of this trigger, and the reversible counter to the original zero state, thus preparing it for the next dimension i

В исходном состо нии счетчика на выходе 13 будет нулевой потенциал и на выходе 14 соответственно -высокий,,In the initial state of the counter at the output 13 there will be zero potential and at the output 14, respectively, high,

В случае, когда количество поступивших импульсов на вход 11 реверсивного счетчика будет Ьольше числа импульсов, поступивших на вход 12 вычитание, состо ние выходов 13 и 14 не изменитс , в обратном же случае при переходе нул  счетчик. установитс  в единичное состо ние и на выходах 13 и |14 к моменту считывани  будут потенциалы обратные исходным, т.е. 1 и О соответственно, и триггер также изменит свое состо ние на обратное, а именно на его выходе будет высокий потенциал.In the case when the number of incoming pulses at the input 11 of the reversible counter will be more than the number of pulses received at input 12 subtraction, the state of the outputs 13 and 14 will not change, but in the opposite case, when crossing zero, the counter. will be set to one and at outputs 13 and | 14 by the time of reading there will be inverse potential potentials, i.e. 1 and O, respectively, and the trigger will also change its state to the opposite, namely, at its output there will be a high potential.

При равенстве числа импульсов, пос- туш1вш.их .на вход 11 сложение ревер;сивного счетчика, числу импульсов, поотупивщих на вход 12 вычитание, счетчик установитс  в нулевое состо ние и на выходе дешифратора нул  по витс  сигнал поступивший на вторые входы триггера, запрещающие его/переключение.If the number of pulses is equal, the signal is terminated at input 11, the addition of a reverse; a solid counter, the number of pulses that receive input 12 subtraction, the counter is set to the zero state and the output of the decoder zero receives a signal received at the second trigger inputs that prohibit it / switch.

Таким образом, на выходе цифрового фазового компаратора в случае увеличени  р зности фаз входных сигналов будет низкий потенциал .(О), кри уменьшении - высокий (I), i При посто нстве разности фаз за врем  измерени  выходной сигнал сохран ет свое предыдущее состо ние.Thus, at the output of the digital phase comparator, if the phase potential of the input signals increases, the potential will be low. (O), the cree reduction will be high (I), i If the phase difference is constant during the measurement time, the output signal retains its previous state.

Claims (1)

Формула изобретени Invention Formula Цифровой фазовый компаратор, содержащий блок выделени  .разности фаз, на входы которого поданы сигналы входной и, эталонной частоты, а выходы которого подключены к входам элемента ИЛИ, и триггер, отличающийс  тем что, с целью повышени  точности определени  направлени  изменени  фаз, в не.го введены блок управлени , генератор за .полн ющих импульсов, реверсивный счетчик и дешифратор нул , причем входы блока управлени  подключены к выходам элвг мента ИЛИ и генератора заполн ющих импульсов, соответствующие выходы блок упраагшни  соединены со входами реверСИВН01ХЭ счетчика и входом синхронизации триггера, а выходы реверсивного счетчика подключены к одним входам триггера непосредственно, а к другим входам триггера - через дешифратор нул .A digital phase comparator containing a phase difference separator, the inputs of which are input and reference frequency signals, and the outputs of which are connected to the inputs of the OR element, and a trigger, characterized in that, in order to improve the accuracy of determining the direction of the phase change, not. A control block, a generator of filling pulses, a reversible counter and a zero decoder are entered, the inputs of the control block are connected to the outputs of the OR terminal and the generator of filling pulses, the corresponding outputs of the control unit are connected with inputs reverSIVN01HE counter and an input of synchronization flip-flop, and the outputs of the reversible counter are connected to inputs of one flip-flop directly, and the other inputs of the trigger - the decoder through zero.
SU2017740A 1974-04-17 1974-04-17 Digital phase comparator SU504291A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2017740A SU504291A1 (en) 1974-04-17 1974-04-17 Digital phase comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2017740A SU504291A1 (en) 1974-04-17 1974-04-17 Digital phase comparator

Publications (1)

Publication Number Publication Date
SU504291A1 true SU504291A1 (en) 1976-02-25

Family

ID=20582517

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2017740A SU504291A1 (en) 1974-04-17 1974-04-17 Digital phase comparator

Country Status (1)

Country Link
SU (1) SU504291A1 (en)

Similar Documents

Publication Publication Date Title
US4295099A (en) Peak detector
SU504291A1 (en) Digital phase comparator
SU473121A1 (en) Digital Phase Phase Meter
SU917172A1 (en) Digital meter of time intervals
SU497736A1 (en) Reverse device in the intersymbol distortion corrector
SU959104A1 (en) Device for determining expectation
SU572933A1 (en) Frequency divider with fractional division factor
SU1363460A1 (en) A-d conversion device
SU519745A1 (en) Transducer move code
SU375566A1 (en) DIGITAL VOLTMETER
SU1061054A1 (en) Device for measuring limit automatic selection
SU463976A1 (en) Correction device
SU1622917A1 (en) Digital multiplier of recurrence rate of intermittent pulses
SU385231A1 (en) DIGITAL MEASURING FREQUENCY FOLLOWING
SU718815A1 (en) Weber meter
SU788026A1 (en) Digital phase meter for measuring phase shift mean value
SU684552A1 (en) Digital function converter
SU435520A1 (en) DEVICE FOR COMPARISON OF TWO SIZES
SU516036A1 (en) Ring Type Binary Coder
SU1196908A1 (en) Device for determining average value
SU439925A1 (en) Frequency divider
SU1226619A1 (en) Pulse sequence generator
SU830378A1 (en) Device for determining number position on nimerical axis
SU1029193A1 (en) Hybrid computing device
SU585543A1 (en) Control block for rapid-access storage