SU503255A1 - Устройство дл извлечени квадратного корн - Google Patents
Устройство дл извлечени квадратного корнInfo
- Publication number
- SU503255A1 SU503255A1 SU2013377A SU2013377A SU503255A1 SU 503255 A1 SU503255 A1 SU 503255A1 SU 2013377 A SU2013377 A SU 2013377A SU 2013377 A SU2013377 A SU 2013377A SU 503255 A1 SU503255 A1 SU 503255A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- input
- outputs
- modules
- module
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
1
Изобретение относитс к автомат1ике и вычислительной технике.
Известно устройство дл извлечени квадратного корн , содержащее сумматор, входы которого соединены с выходами двухвходозых блоков вычислени максимума и выходами блоков вычислени модул , входы которых соединены со входами устройства. Однако этим устройством невозможно извлечение корн из суммы более двух квадратов.
Описываемое устройство, с целью расширени класса решаемых задач, содержит трехвходовый блок вычислени максимума, входы которого подключены к выходам соответствующих блоков вычислени модул , а выход соединен со входом сумматора, входы первого двухвходового блока вычислени максимума подключены соответственно к выходам первого и второго блоков вычислени модул , входы второго двухвходового блока вычислени максимума - к выходам второго и третьего блоков вычислени модул , а входы третьего двухвходового блока вычислени максимума - к выходам первого и третьего блоков вычислени модул .
На чертеже приведена схема описываемого устройства.
Оно содержит блоки вычислени модул 1, 2 и 3 входных сигналов, двухвходовые блоки вычислени максимума 4, 5 и 6, трехходовый блок вычислени максимума 7 и сумматор 8 с входными резисторами 9 и резистором обратной св зи 10. Блоки вычислени максимума 4, 5, 6 и 7, а также блоки вычислени модул 1, 2 и 3 выполнены на полупроводниковых диодах.
На входы устройства поступают напр жени , ±Uy и ±1/г , пропорциональные величинам х, у, z. На выходах блоков вычислени модул 1, 2 и 3 выдел ютс соответственно напр жени -U , -Uy и -U , поступающие на входы сумматора 8 с коэффициентами передачи, равными Ki. При этом на выходе сумматора 8 формируетс составл юща выходного напр жени
UL. Ki (U, + Uy + U,). Кроме того, напр жение -t/ поступает на входы двухвходовых блоков вычислени максимума 5, 4 и 7. Напр жение -U поступает
на входы блоков вычислени максимума 7, 5 и 6. Напр жение -U поступает на входы блоков вычислени максимума 7, 4 и 6. С выхода блока вычислени максимума 5 наибольщее из напр жений (. или -f/y ) поступает на вход сумматора 8 с коэффициентом передачи Kz- С выхода блока вычислени максимума 4 наибольшее из напр жений (-U или ) поступает на вход сумматора 8 с коэффициентом передачи Kz- С выхода блока
вычислени максимума 6 наибольшее из напр жений (-и у или -И ) поступает на вход сумматора 8 с коэффициентом передачи K.Z- При этом на выходе устройства формируетс составл юща выходного - напр жени и и 2K,(U,VUyVU;) +
+ К:
и уУи.при и,и , и .
f/;,Kt/,npH и f/:
f/ Ff/уПри и.и и и
, . - J.-.,-- - i- , - .. „ j,i С выхода блока вычислени максимума 7 наибольшее из трех напр жений (-f/. , -Uy или -f/,5 ) поступает на вход сумматора 8 с К(ээффицйентом передачи Кз
f/i, Кз (U VUyVU,}. Таким образом, напр жение на выходе устройства равно
UL K,{U + Uy + U,) + (2К,+
+ K3)(U,VUyVU,} +К2 и yVU, при и, Uy н и, , при Uy и п и, , при и, и и t/y, В случае равенства масштабов входных и выходных напр жений уравнение, реализуемое устройством, принимает вид
yVz при X у и г|
L К.(х + у + z) + Кг xVz при у х т z
xVy при Z X Е у + K,(xVyVz), где 2К2 + Кг Кз.
При Ki 0,305; К2 0,093; /Сз 0,655 методическа погрешность реализации уравнени L Ух + у + г не превышает 4%.
Claims (1)
- Формула изобретениУстройство дл извлечени квадратного корн , содержащее сумматор, входы которого соединены с выходами двухвходовых блоков вычислени максимума и выходами блоков вычислени мОдул , входы которых соединены со входами устройства, отличающеес тем, что, С целью расширени класса решаемых задач, оно содержит трехвходовый блок вычислени максимума, входы которого подключены к выходам соответствующих блоков вычислени модул , а выход соединен со входом сумматора, входы первого двухвходового блока вычислени максимума подключены соответственно к выходам первого и второго блоков вычислени модул , входы второго двухвходового блока вычислени максимума - к выходам второго и третьего блоков вычислени модул , а входы третьего двухвходового блока вычислени максимума - к выходам первого и третьего блоков вычислени модул .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2013377A SU503255A1 (ru) | 1974-04-05 | 1974-04-05 | Устройство дл извлечени квадратного корн |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2013377A SU503255A1 (ru) | 1974-04-05 | 1974-04-05 | Устройство дл извлечени квадратного корн |
Publications (1)
Publication Number | Publication Date |
---|---|
SU503255A1 true SU503255A1 (ru) | 1976-02-15 |
Family
ID=20581143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2013377A SU503255A1 (ru) | 1974-04-05 | 1974-04-05 | Устройство дл извлечени квадратного корн |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU503255A1 (ru) |
-
1974
- 1974-04-05 SU SU2013377A patent/SU503255A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU503255A1 (ru) | Устройство дл извлечени квадратного корн | |
SU442487A1 (ru) | Устройство дл извлечени квадратного корн из суммы квадратов двух напр жений | |
SU424168A1 (ru) | УСТРОЙСТВО дл ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ ИЗ СУММЫ КВАДРАТОВ ДВУХ НАПРЯЖЕНИЙ | |
SU441570A1 (ru) | Устройство дл извлечени квадратного корн | |
SU429431A1 (ru) | Интегрирующее устройство | |
SU470818A1 (ru) | Устройство дл извлечени корн из суммы квадратов | |
SU501369A1 (ru) | Многоканальна измерительна система | |
SU491129A1 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
SU1734090A1 (ru) | Устройство дл сложени чисел по модулю три | |
SU703803A1 (ru) | Многофункциональный логический модуль | |
SU521563A1 (ru) | Устройство дл преобразовани двоичного кода с масштабированием | |
SU705437A1 (ru) | Многозначный элемент многофункциональный | |
SU797067A1 (ru) | Шифратор | |
SU373733A1 (ru) | ЙСЕСОЮЗН'-^-'V г •' •- ^' ^1' • •• • | |
JPH02256319A (ja) | 光論理演算システム | |
SU1288693A1 (ru) | Устройство дл возведени в квадрат | |
SU641450A1 (ru) | Цифровой логарифмический функциональный преобразователь | |
SU457999A1 (ru) | Устройство дл вычислени частной производной | |
SU966920A1 (ru) | Дес тичный счетчик | |
SU699602A1 (ru) | Орган сравнени по фазе двух электрических величин | |
SU538372A1 (ru) | Множительное устройство | |
SU682907A2 (ru) | Частотно-импульсное множительно- делительное устройство | |
SU796864A1 (ru) | Перемножающее устройство | |
SU451095A1 (ru) | Косинусный функциональный преобразователь | |
SU575767A1 (ru) | Формирователь импульсов |