SU499676A1 - Устройство пам ти импульсных сигналов - Google Patents

Устройство пам ти импульсных сигналов

Info

Publication number
SU499676A1
SU499676A1 SU2032782A SU2032782A SU499676A1 SU 499676 A1 SU499676 A1 SU 499676A1 SU 2032782 A SU2032782 A SU 2032782A SU 2032782 A SU2032782 A SU 2032782A SU 499676 A1 SU499676 A1 SU 499676A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
cascade
output
pulses
pulse
Prior art date
Application number
SU2032782A
Other languages
English (en)
Inventor
Владимир Львович Шейман
Эдуард Владимирович Арбенин
Александр Николаевич Виницкий
Original Assignee
Предприятие П/Я А-1845
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1845 filed Critical Предприятие П/Я А-1845
Priority to SU2032782A priority Critical patent/SU499676A1/ru
Application granted granted Critical
Publication of SU499676A1 publication Critical patent/SU499676A1/ru

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

коммутатора 12, первый выход которого подключен к другому входу элемента 4, а второй- к выходу 14.
Устройство рзботает следующим образом.
На входы 1 и 2 поступают опорный и контрольный перекрывающиес  во времени импульсы , причем последний несколько опережает первый. Упом нутые импульсы через элемент 5 ввод тс  в замкнутый рецеркул тор, содержащий элемент 5, линию 7 и бланк-каскад 9, причем опорный импульс предварительно пропускаетс  через линию 6, служащую дл  разделени  его во времени относительно контрольного импульса, и строб-каскад 11, отпираемый расширителем 10 только на врем  прохождени  опорного импульса. Одновременно расширитель 10 запирает бланк-каскад 8, преп тству  попаданию опорного импульса на выход 13.
Циркулирующие в рецеркул торе разнесенные во времени опорный и контрольный импульсы направл ютс  коммутатором 12 соответственно на выход 14 и через элемент 4, линию 6, компенсирующую задержку опорного импульса посредством такой же задержки контрольного импульса, и бланк-каскад 8 - на выход 13. Таким образом, на выходах 13 и 14. по в тс  пары импульсов, совмещенных во времени так же, как входные контрольный и опорный импульсы, период следовани  которых равен времени задержки линии 7.
Подготовка устройства к приходу следующей пары входных импульсов производитс  подачей сбросового импульса, запирающего бланк-каскад 9, на вход 3.
А
формула изобретени 
Устройство пам ти импульсных сигналов, содержащее трехвходовый элемент «ИЛИ, выход которого через первую линию задержки
подсоединен к входу бланк-каскада, выход которого соединен с одним из входов трехвходового элемента «ИЛИ, другой вход которого подсоединен к входу контрольных импульсов , отличающеес  тем, что, с целью обеспечени  возможности запоминани  взаимного временного положени  перекрывающихс  по времени импульсов, в него дополнительно введены двухвходовый элемент «ИЛИ, втора  лини  задержки, расширитель импульсов,
строб-.каскад, бланк-каскад, коммутатор четных и нечетных импульсов, при этом выход двухвходового элемента «ИЛИ через вторую линию задержки соединен с сигнальными входами строб-каскада и бланк-каскада, а выход
расширител  импульсов подключен к входам управлени  строб-каскада и бланк-каскада, выход строб-каскада соединен с третьим входом трехвходового элемента «ИЛИ, выход первой линии задержки .соединен с входом
коммутатора, выход нечетных импульсов которого соединен с вторым входом двухвходового элемента «ИЛИ.
SU2032782A 1974-06-05 1974-06-05 Устройство пам ти импульсных сигналов SU499676A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2032782A SU499676A1 (ru) 1974-06-05 1974-06-05 Устройство пам ти импульсных сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2032782A SU499676A1 (ru) 1974-06-05 1974-06-05 Устройство пам ти импульсных сигналов

Publications (1)

Publication Number Publication Date
SU499676A1 true SU499676A1 (ru) 1976-01-15

Family

ID=20587358

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2032782A SU499676A1 (ru) 1974-06-05 1974-06-05 Устройство пам ти импульсных сигналов

Country Status (1)

Country Link
SU (1) SU499676A1 (ru)

Similar Documents

Publication Publication Date Title
GB1427164A (en) Interference eliminating system for radars
SU499676A1 (ru) Устройство пам ти импульсных сигналов
SU475662A1 (ru) Устройство дл записи информации
SU508921A1 (ru) Устройство дл получени разностнойчастоты двух импульсных последователь-ностей
SU767958A1 (ru) Формирователь импульсов
SU421111A1 (ru) /-^-триггер
SU819883A1 (ru) Устройство дл контрол исправностиСиСТЕМы упРАВлЕНи МНОгОфАзНОгОТиРиСТОРНОгО пРЕОбРАзОВАТЕл
SU978169A2 (ru) Устройство дл хронометража
SU465727A1 (ru) Формирователь импульсов малой длительности
SU792570A1 (ru) Формирователь одиночных импульсов
SU403053A1 (ru) Линейный преобразователь частот
SU424162A1 (ru) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЭКСТРЕМАЛЬНЫХ ЗНАЧЕНИЙ СИГНАЛА1 .',c.f'- п г^'-?Г!-5^гО ! ч-иП;л й,>&Ь.Н..!1
SU808940A1 (ru) Дискретный датчик перемещени
SU449450A1 (ru) Делитель частоты с трехфазным выходом
SU602881A1 (ru) Цифровой фазовый дискриминатор
SU855973A1 (ru) Формирователь одиночного импульса
SU450308A1 (ru) Фазовый дискриминатор
SU532078A1 (ru) Многоканальное устройство контрол задержки распространени сигнала
SU462278A1 (ru) Формирователь импульсов
SU411451A1 (ru)
SU540264A1 (ru) Устройство дл синхронизации сигналов
SU544120A1 (ru) Устройство дл синхронизации импульсов
SU515262A1 (ru) Формирователь одиночного импульса
SU437211A1 (ru) Частотно-фазовый селектор
SU505992A1 (ru) Преобразователь временного сдвига в код