SU497708A1

SU497708A1 - Phase disc changer

Info

Publication number: SU497708A1
Application number: SU2032867A
Authority: SU
Inventors: Борис Серафимович Корольков; Татьяна Ефимовна Герасименко
Original assignee: Предприятие П/Я А-3759
Priority date: 1974-06-07
Filing date: 1974-06-07
Publication date: 1975-12-30

Description

Сигнал рассогласовани в случае отставани формируетс на выходе схемы 8 И, на вход которой подаетс уиравл ющий сигнал, инверсный сигнал и сигнал, полученный в результате инвертировани с помощью инвертора 5 суммарного сигнала с выхода схемы 3 ИЛИ. Входами этой схемы вл ютс сигнал запуска триггера и выходной сигнал триггера .A mismatch signal in the case of a lag is formed at the output of the circuit 8 AND, the input of which is fed to the inertial signal, the inverse signal and the signal obtained by inverting the total signal from the output of the OR circuit 3 with the inverter 5. The inputs to this circuit are the trigger trigger and the trigger output.

В случае опережени сигнал рассогласовани формируетс на выходе схемы 10, в случае отставани на выходе схемы 8 И, нри синфазности сигналы на выходе этих схем отсутствуют .In the event of an advance, a mismatch signal is generated at the output of the circuit 10, in the case of lag at the output of the circuit 8, but at the same phase, there are no signals at the output of these circuits.

Предмет изобретени Subject invention

Фазовый дискриминатор с пр моугольной характеристикой, дл систем синхронизации с дискретным управлением, содержащий линию задержки, выход которой подключен к одному входу схемы ИЛИ, на второй вход которой подан входной сигнал, а выход соединен со схемой И, на второй вход которой подан измер емый сигнал, вторую схему И, на один вход которой подан измер емый сигнал, а на второй вход через инвертор подан управл ющий сигнал, триггер, отличающийс тем, что, с целью повышени быстродействи , в него введены дополнительна схема ИЛИ, две схемы И, два инвертора и лини задержки , причем входы дополнительной схемы ИЛИ соединены с входом и выходом триггера, выход дополнительной схемы ИЛИ через первый дополнительный инвертор подключен к одному из входов первой из дополнительных схем И, на другие входы которой подан управл ющий сигнал непосредственно и измер емый сигнал через второй дополнительный инвертор , а соответствующие входы второй дополнительной схемы И соединены с выходом триггера непосредственно и через дополнительную линию задержки - с выходом первой упом нутой схемы И.Rectangular phase discriminator for discrete control synchronization systems, containing a delay line whose output is connected to one input of the OR circuit, the second input of which has an input signal, and the output is connected to the AND circuit, the second input of which has a measured signal , the second AND circuit, to the one input of which a measured signal is fed, and to the second input a control signal is fed through the inverter, a trigger, characterized in that, in order to improve speed, an additional OR circuit is introduced into it, two circuits , two inverters and a delay line, the inputs of the additional circuit OR are connected to the input and output of the trigger, the output of the additional circuit OR through the first additional inverter is connected to one of the inputs of the first of the additional circuits AND, to the other inputs of which the control signal is fed directly and measured the signal is through the second additional inverter, and the corresponding inputs of the second additional circuit I are connected to the trigger output directly and through the additional delay line to the output of the first mentioned circuit I. s.

Y«Y "

/« / "