SU497581A1

SU497581A1 - Device for recording information

Info

Publication number: SU497581A1
Application number: SU1913194A
Authority: SU
Inventors: Анатолий Леонидович Янчуковский; Владимир Иванович Тергоев
Original assignee: Сибирский Институт Земного Магнетизма,Ионосферы И Распространения Радиоволн
Priority date: 1973-04-17
Filing date: 1973-04-17
Publication date: 1975-12-30

Description

1one

Изобретение относитс к вычислительной технике, в частности к автоматически функционирующим системам регистрации и обработки данных с -выводом информации на внешние устройства вычислительной 1машины и может быть использовано дл регистрации различного вида статистической и периодической информации.The invention relates to computer technology, in particular, to automatically functioning data recording and processing systems with information output to external devices of a computer and can be used to register various types of statistical and periodic information.

Известно устройство дл регистрации информации , содержащее блок управлени , соединенный с входным блоком, с регистром опроса и приемным регистром адресного блока, с блоком выбора чисел, арифметическим блоком , распределителем и узлом обнаружени ошибок выходного блока, нричем приемный регистр адресного блока подключен ко входному блоку и блоку .выбора чисел, соединенному с блоком пам ти, выходы которого цодключены к арифметическому блоку, св занному со входами блока пам ти и к приемному регистру выходного блока, который св зан с распределителем и через элемент ИЛИ - с узлом обнаружени ощибок и выходным регистром .A device for recording information is known comprising a control unit connected to an input unit, a polling register and a reception register of an address block, a number selection block, an arithmetic block, a distributor and an error detection node of the output block, and the receiving register of the address block is connected to the input block and a number selection block connected to a memory block whose outputs are connected to an arithmetic unit associated with the inputs of the memory block and to the receiving register of the output block which is associated with limiter and through the OR element - with the error detection node and the output register.

Основным -недостатком известных устройств регистрации вл етс посто нный опрос всех элементов пам ти приемного регистра без учета известного временного распределени поступлени статической информации по каналйм , отсутствие регистрации числа ошибок и фор.мировани кода ошибки при передаче данных на внещние устройства.The main disadvantage of the known registration devices is the constant interrogation of all the memory elements of the receiving register without taking into account the known temporal distribution of the arrival of static information over the channel, the absence of registration of the number of errors and the error code for the transmission of data to external devices.

С целью повышени точ ности и достоверности регистрации в состав предлагаемого устройства введены последовательно соединенные другой распределитель, подключенный к блоку управлени , и триггеры, выходы которых соединены с адресным блоком, а входы- с входным блоком, подключенным к узлу обнаруп1ени ошибок.In order to improve the accuracy and reliability of the registration, another distributor connected to the control unit and triggers whose outputs are connected to the address block and inputs to the input block connected to the error detection node are introduced into the device.

На фиг. 1 изображена структурна схема предлагаемого устройства; «а фиг. 2 - функциональна схема узла обнаружени ошибок.FIG. 1 shows a block diagram of the proposed device; “And FIG. 2 - functional scheme of the node error detection.

Устройство дл регистрации информации содержит входной блок 1, распределитель 2, трип еры 3-6 (например, динамические триггеры ), адресный блок 7, содержащий приемный регистр 8 и регистр опроса 9, блок выбора чисел 10, блок упра-влени 11, блок пам ти 12, арифметический блок 13 и выходной блок 14, состо щий из -распределител 15, узла обнаружени ошибок 16, регистра 17, элемента ИЛИ 18 и выходного регистра 19.The device for recording information contains an input unit 1, a distributor 2, tripers 3-6 (for example, dynamic triggers), an address block 7 containing a receiving register 8 and a poll register 9, a number selection block 10, a control unit 11, a memory block 12, an arithmetic unit 13 and an output unit 14, consisting of an distributor 15, an error detection node 16, a register 17, an OR element 18 and an output register 19.

Узел обнаружени ошибок (см. фиг. 2) содержит регистр 20, предназначенный дл преобразовани параллельной кодовой комбинации в последовательную, регистр задержки 21, регистр сдвига 22, элемент ИЛИ 23 и элемент «Запрет 24.The error detection node (see Fig. 2) contains a register 20 for converting a parallel code sequence into a serial one, a delay register 21, a shift register 22, an OR 23 element, and a Ban 24.

Передача чисел между блоком пам ти и арифметическим блоком, а также ввод информации в выходной блок производитс в коде с посто нным весом «2 из 5.The transfer of numbers between the memory block and the arithmetic unit, as well as the input of information into the output block, is carried out in a code with a constant weight of 2 out of 5.

Устройство работает следующим образом. The device works as follows.

При Приходе сигнала на вход устройства по одному или нескольким каналам одновременно во входном блоке 1 информаци , имеюща статистический закон распределени , прив зываетс к одному из рабочих тактов устройства и поступает далее или непосредсивенио, или через триггеры 3-6 в «приемный регистр 8 адресного блока 7, где осуществл етс ее кратковременное хранение. Регистр опроса 9 производит «непрерывный поразр дный опрос основной части приемного регистра 8, а опрос остальных разр дов, к которым подключены триггеры 3-6, осуществл етс одновременно, и, в случае обнаружени «единицы в одном из разр дов приемного регистра 8, последний вырабатывает сигнал, по которому блок выбора чисел 10 осуществл ет вывод хран щейс в Соответствующем участке блока пам ти 12 (оперативного запоминающего устройства) комбинации числа в коде «2 из 5, котора поступает в выходной блок 14, где гаситс , и в арифметический блок 13. В арифметическом блоке 13 осуществл етс операци добавлени единицы, после выполнени которой вновь полученна комбинаци числа отправл етс в свой участок блока пам ти 12. На этом процесс фиксации поступивщего на вход устройства сигнала заканчиваетс .When a signal arrives at the input of the device over one or several channels simultaneously, in the input block 1 information, having a statistical distribution law, is associated with one of the device work cycles and goes further either directly or via triggers 3-6 into the "receive register 8 of the address block" 7 where it is stored for a short time. The polling register 9 performs a "continuous bit polling of the main part of the receiving register 8, and the remaining bits, to which the triggers 3-6 are connected, are polled simultaneously, and, in the case of the detection of" one in one of the bits of the receiving register 8, the last generates a signal by which the number selection unit 10 carries out the output of the combination of the 2 out of 5 code stored in the Corresponding section of the memory unit 12 (random access memory), which goes to the output unit 14, where it is quenched, and to the arithmetic unit 13 . the arithmetic unit 13 is carried out the addition operation unit, followed by performing again the resulting combination number is sent in a block of memory portion 12. At this fixation process postupivschego input device terminates the signal.

Врем , затрачиваемое на выполнение операций вывода кодовой комбинации числа из блока пам ти 12, суммирование и запись его обратно в блок пам ти, меньще времени между опросами соседних разр дов приемного регистра 8, поэтому регистр опроса 9 функционирует непрерывно.The time spent on executing operations of outputting a code combination of a number from memory block 12, summing and writing it back to the memory block is shorter than the time between polling the adjacent bits of the receive register 8, therefore polling register 9 functions continuously.

Распределитель 2, в соответствии с программой , производит коммутацию триггеров 3-6 так, что в течение Времени между сеансами передачи данных на внещние устройства , во включенном состо нии находитс только один триггер.The distributor 2, in accordance with the program, switches the triggers 3-6 so that during the Time between data transmission sessions to external devices, only one trigger is in the on state.

Таким образом, распределитель 2, переключа элементы пам ти (триггеры) 3-б, осуществл ет распределение информации, поступивщей по одной шине (каналу) во многие вторичные каналы. Благодар этому, при выводе данных из блока 12 при заданных интервалах накоплени информации возможно получение данных по отдельным каналам за меньшие промежутки накоплени .Thus, the distributor 2, switching the memory elements (triggers) 3-b, distributes the information received on one bus (channel) to many secondary channels. Due to this, when outputting data from block 12 at specified intervals of accumulation of information, it is possible to obtain data on individual channels for smaller accumulation intervals.

В зависимости от программы регистрации, ерез определенный интервал времени блок управлени 11 вырабатывает команду на вывод информации из блока пам ти 12 на внешние устройства. По этой команде блок выбора чисел 10 в заданной последовательности начинает выводить из блока пам ти 12 кодовые комбинации чисел, которые поступают в арифметический блок 13 -и в приемный регистр 17 выходного блока 14. В арифметическом блоке 13 поступивша кодова комбинаци числа гаситс , на выходе его формируетс комбинаци числа «нуль в коде «2 из 5. В выходном блоке 14 в это врем начинаетс подекадный опрос распределителем 15 приемного регистра 17. Параллельные кодовые комбинации чисел в коде «2 из 5 подекадно, со скоростью работы «внешних устройств через элемент ИЛИ 18 и выходной регистр 19, поступают во внешние устройства, а та«кже в узел обнаружени ошибок 16.Depending on the registration program, through a certain time interval, the control unit 11 generates a command to output information from the memory unit 12 to external devices. On this command, the number selection block 10 in a predetermined sequence begins to output the code combinations of numbers from the memory block 12, which are fed to the arithmetic unit 13 and into the receiving register 17 of the output block 14. In the arithmetic unit 13, the received code combination of the number goes out, a combination of the number "zero in the code" 2 of 5 is formed. In the output block 14, the subscale polling begins at the time of the distributor 15 of the receiving register 17. Parallel code combinations of numbers in the code "2 out of 5 every ten seconds, with the speed of via the element OR 18 and the output register 19, go to external devices, and that to the error detection node 16.

Кажда комбинаци числа в коде «2 из 5 заноситс в регистр 20 узла обнаружени ошибок 16, в котором производитс преобразование параллельной кодовой комбинации в последовательную. Выходными сигналами регистра 20, число которых соответствует количеству «единиц IB поступившей кодовой комбинации , начинаетс продвижение ранее записанной «единицы в регистре сдвига 22. «Единицы в регистр сдвига 22, в регистр задержки 21 и через элемент «ИЛИ 23 в элемент «Запрет 24 записываютс одновременно с началом преобразовани параллельной кодовой комбинации в последовательную в регистре 20. Если число «единиц в поступившей КОДОВОЙ комбинации две, - то сигналом с выхода «второго разр да регистра сдвига 22 производитс гашение элемента «Запрет 24, и при опросе его, который осуществл етс импульсом с выхода регистра задержки 21, сигнал на выходе отсутствует. Если число «единиц в поступившей кодовой -комбинации не равно двум или равно нулю, то при опросе элемента «Запрет 24 всегда по вл етс сигнал на его выходе, который поступает дл регистрации в канал, опрашиваемый последним при выводе информации из блока пам ти 12 на внешние устройства. Одновременно сигналом с выхода элемента «Запрет 24 в выходном регистре 19 стираетс кодова комбинаци числа, в которой нарушено соотношение числа «нулей и «единиц и формируетс кодова комбинаци знака ошибки.Each combination of a code in code "2 out of 5" is entered into register 20 of the error detection node 16, in which the parallel code sequence is converted into a serial one. The output signals of register 20, the number of which corresponds to the number of "IB units of the received code combination, begins to advance to the previously recorded" unit in shift register 22. "Units to shift register 22, to delay register 21 and through element" OR 23 to element "Ban 24 are written simultaneously with the start of the conversion of the parallel code combination to the serial one in the register 20. If the number of "units in the received CODE combination is two, then the output signal of the second bit of the shift register 22 will cancel the element "Prohibition 24, and when polling it, which is effected by a pulse from the output of delay register 21, there is no output signal. If the number of "units in the received code-combination is not two or zero, then polling the element" Ban 24 always shows a signal at its output, which is sent for registration to the channel polled last when outputting information from memory 12 to external devices. At the same time, the signal from the output of the element "Ban 24" in the output register 19 erases the code combination of the number in which the ratio of the number of "zeros and" ones is violated and the code combination of the error sign is formed.

По окончании ввода кодовой комбинации числа выводитс кодова комбинаци из следующего участка блока пам ти 12. Процесс повтор етс до полного опроса блока па«м ти 12, после чего вывод информации прекращаетс . Во врем «преобразовани кодовых комбинаций числа в выходном блоке 14 и их ввода во внещние устройства, приемна часть устройства работает, и ,информаци в блоке пам ти 12 может накапливатьс .Upon completion of entering the code combination of the number, a code combination is output from the next section of the memory block 12. The process is repeated until the entire block of the message 12 is polled, after which the output of the information stops. During the "conversion" of the code combinations, the numbers in the output block 14 and their input to the external devices, the receiving part of the device is working, and the information in the memory block 12 can be accumulated.

Предмет изобретени Subject invention

Устройство дл регистрации информации, содержащее блок управлени , соединенный с входным блоком, с регистром опроса и приемным регистром адресного блока, с блоком выбора чисел, арифметическим блоком, распределителем и узлом обнаружени ощибок выходного блока, причем приемный регистр адресного блока подключен ко входному блоку и блоку выбора чисел, соединенному с блоком пам ти, выходы которого подключены к арифметическому блоку, св занному со входами блока пам ти и к приемному регистру выходного блока, который ов заи с распределителем и через элемент ИЛИ - с узлом обнаружени ошибок и выходным регистром, о тличающеес тем, что, с целью повышени A device for registering information, containing a control unit connected to an input unit, with a poll register and a receiving register of an address block, with a number selection block, an arithmetic block, a distributor and an error detection node of the output block, the receiving register of the address block being connected to the input block and block number selection connected to a memory unit whose outputs are connected to an arithmetic unit associated with the memory unit inputs and to the output register of the output unit that you distribute through the OR element, with an error detection node and an output register, differing from the fact that, in order to increase

точности и достоверности регистрации, оно содержит .последовательно соединенные другой распределитель, подключенный к блоку управлени , и триггеры, выходы которых соединены с адресным блоком, а входы - с входным блоком, подключенным к блоку обнаружени ошибок.accuracy and reliability of registration; it contains successively connected another valve connected to the control unit and triggers, the outputs of which are connected to the address block, and inputs to the input block connected to the error detection block.