SU488210A1 - Error Detection Device - Google Patents
Error Detection DeviceInfo
- Publication number
- SU488210A1 SU488210A1 SU1941504A SU1941504A SU488210A1 SU 488210 A1 SU488210 A1 SU 488210A1 SU 1941504 A SU1941504 A SU 1941504A SU 1941504 A SU1941504 A SU 1941504A SU 488210 A1 SU488210 A1 SU 488210A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- output
- cells
- control unit
- detection device
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
Работа устройства состоит в .следующем.The operation of the device is as follows.
При поступлении на вход 7 устройства информационных символов от провер емого блока и тактовой частоты от блока управлени 6 информационные сим1волы через коммутатор 2, управл емый распределителем 1, поступают на суммирующие чейки р.екурР€ .НТНОГО ipieracTpa 3, где поступающие информационные символы суммируютс с псевдослучайными числами на чейках рекуррентного регистра 3. Такое суммирование чисел дает возможность избежать ощибок, орисущих устройствам, реализующих суммирование по модулю. По окончании цикла проверки блока число, зафиксированное на чейках рекуррентпого р-елистр-а, ср авниваетс с числом, записанным в блоке 5 пам ти. В случае их несовпадени блок 4 сравнени выдает сигнал о неисправности провер емого бло1ка. При совпадении чисел блоком упр авлени б подключаетс дл провер:ки следующа контрольна точка провер емого блока.When the device 7 arrives at the device 7 from the checked block and clock frequency from the control unit 6, the information symbols through the switch 2, controlled by the distributor 1, are sent to the summing cells of the security code € .NTAL ipieracTpa 3, where the incoming information symbols are summed with pseudo-random numbers on the cells of the recurrent register 3. Such a summation of numbers makes it possible to avoid errors that lead to moduli-based devices. At the end of the block check cycle, the number fixed on the cells of the recurrent p-elistr is compared with the number written in block 5 of the memory. In case of their mismatch, the comparison unit 4 generates a signal about the failure of the tested block. If the numbers match, the control unit b connects for checking: the next control point of the tested block.
Пусть, например, выходна последовательность контрольной точки исправного блока имеет вид двоичной последовательности символов: 10001011 11001101, а у неисправного блока - 1100 1011 1000 1101.Let, for example, the output sequence of the control point of a healthy block has the form of a binary sequence of characters: 10001011 11001101, and for a faulty block - 1100 1011 1000 1101.
При работе устройства по известному принципу на выходе суммирующего счетчика (в примере примен етс четырехразр дный счетчик) в конце цикла проверки было бы зафиксирована одно и то же число 1100.If the device operates according to the well-known principle, the same number 1100 would be fixed at the end of the test cycle at the end of the summing counter (in the example, a four-digit counter is used).
В изобретении перва четырехразр дна комбинаци 1000, поступив на чейки рекуррентного регистра с помощью тактовой частоты , поступающей с выхода блока 6 управлени , преобр1азуетс в псевдослучайное число 1010, которое затем суммируетс с поступйвщей к этому времени из провер емого блока следующей комбинацией 1011, на суммирующих чейках формируетс в результате число 0101, рекуррентным регистром оно преобразуетс в число ООП; после суммировани с числом, лоступйвщим с выхода провер емого блока, формируетс число 1111, рекуррентным регистром оно преобразуетс в -псевдослучайное число 0001, просуммировавщись на чейках рекуррентного регистра со следующей, лоступивщей с выхода провер емого блока комбинацией, получаетс в итоге псевдослучайное число ОНО. Затем оно поступает на блок 4 сравнени . В случае проверки неисправного блока работа происходит следующим образом. Выходна случайна комбинаци 1100 неисправного блока преобразуетс рекуррентным регистром с помощью тактовой последовательности , формируемой блоком управлени , в число 0001 с помощью суммирующих чеек, после суммировани со следующей поступивщей к этому времени от провер емого блока через коммутатор комбинацией 1011 получаетс число 1100, рекуррентный регистр аналогично описанному выще преобразует его в число 1101; после суммировани с числом, поступивщим с выхода неисправного блока 1000 через коммутатор, получаетс в результате число 0101, рекуррентный регистр преобразует егоIn the invention, the first four-bit of the combination 1000, arriving at the cells of the recurrent register using a clock frequency from the output of control unit 6, is transformed into a pseudo-random number 1010, which is then summed up with the next combination 1011 received by that time from the block being tested by the next combination 1011, on the summing cells as a result, the number 0101 is formed; by the recurrent register it is converted into the OOP number; after summing up the number available from the output of the checked block, the number 1111 is formed; by the recurrent register it is converted to the –pseudo-random number 0001, summed on the cells of the recurrent register with the next combination obtained from the output of the checked block, the resulting figure will result. It then enters block 4 of the comparison. In the case of checking a faulty unit, the operation proceeds as follows. The output random combination 1100 of the failed unit is converted by the recurrent register using the clock sequence generated by the control unit to the number 0001 using summing cells, after adding to the next incoming by this time from the tested unit through the switch combination 1011, the number 1100 is obtained, the recurrent register is similarly described Higher converts it to the number 1101; after adding to the number received from the output of the faulty block 1000 through the switch, the result is the number 0101, the recurrent register converts it
в ЧИСЛО ОНО, которое суммируетс с комбинацией , поступивщей с выхода блока через коммутатор, в результате получаетс число ООН. Несовпадение чисел, поступающих с выходов чеек рекуррентного регистра, с числами , хран щимис в блоке 5 пам ти, свидетельствует о наличии ощибки в провер емом блоке.to ITU NUMBER, which is summed with the combination received from the output of the block through the switch, the result is the UN number. The discrepancy between the numbers arriving from the outputs of the cells of the recurrent register and the numbers stored in memory block 5 indicates the presence of an error in the checked block.
Ф О р м у л а и 3 Oi б р е т е и и F O rm u l a and 3 Oi b e te e and u
Устройство дл обнаружени ошибок, содержащее блок управлени , информационный вход которого соединен со входом устройства, блок пам ти, распределитель, управл ющие входы которого соединены с соответствующими выходами блока управлени , коммутатор, информационный и управл ющий входы которого соединены соответственно с информационным выходом блока управлени и управл ющим выходом распределител , блок сравнени , первый вход которого подключен к выходу блока пам ти, выход соединен со входом блока управлени , отличающеес тем, что, с целью повыщени достоверности результатов работы устройства, в него введен рекуррентный регистр, входы суммирующих чеек которого подключены к соответствующим выходам коммутатора, выход рекуррентного регистра соединен со вторым входом блока сравнени , управл ющий вход подключен к выходу блока управлени .An error detection device comprising a control unit, the information input of which is connected to the device input, a memory unit, a distributor, the control inputs of which are connected to the corresponding outputs of the control unit, a switch, the information and control inputs of which are connected respectively to the information output of the control unit and the control output of the distributor, the comparison unit, the first input of which is connected to the output of the memory unit, the output is connected to the input of the control unit, characterized in that spruce the Enhance reliability of the results of the device, it is entered recurrent register, summing inputs of the cells are connected to respective outputs of the switch, the output of the recurrence register connected to a second input of the comparison unit, a control input connected to the output of the control unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1941504A SU488210A1 (en) | 1973-07-12 | 1973-07-12 | Error Detection Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1941504A SU488210A1 (en) | 1973-07-12 | 1973-07-12 | Error Detection Device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU488210A1 true SU488210A1 (en) | 1975-10-15 |
Family
ID=20559228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1941504A SU488210A1 (en) | 1973-07-12 | 1973-07-12 | Error Detection Device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU488210A1 (en) |
-
1973
- 1973-07-12 SU SU1941504A patent/SU488210A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4498174A (en) | Parallel cyclic redundancy checking circuit | |
US3573751A (en) | Fault isolation system for modularized electronic equipment | |
US4713605A (en) | Linear feedback shift register for circuit design technology validation | |
SU488210A1 (en) | Error Detection Device | |
SU370629A1 (en) | DEVICE FOR AUTOMATIC VERIFICATION OF CONVERTERS "ANGLE - CODE" | |
SU478309A1 (en) | Fault Detection Device | |
SU551573A1 (en) | Device for testing logical blocks | |
SU386398A1 (en) | DEVICE FOR MEASUREMENT OF CORRELATION | |
SU696510A1 (en) | Pseudorandom code generator | |
SU511719A2 (en) | Parallel code test pattern sensor | |
SU1233156A2 (en) | Device for checking digital units | |
SU1265993A1 (en) | Pulse distributor with check | |
SU428455A1 (en) | DEVICE FOR MONITORING STORAGE MODULES | |
SU367460A1 (en) | OPERATIONAL STORAGE DEVICE | |
SU552609A1 (en) | Asynchronous parity device | |
SU416718A1 (en) | DEVICE FOR CHECKING CONVERTER ANGLE - CODE | |
SU411479A1 (en) | Angle-Code Automatic Verification Device | |
SU858210A1 (en) | Multichannel analyzer of logic states | |
SU884148A1 (en) | Counter testing device | |
SU1387202A2 (en) | Rotor correction device | |
SU1083237A2 (en) | Storage with error correction | |
SU451084A1 (en) | Device for decoding parity check codes | |
SU1176270A1 (en) | Device for checking engagement of leads of integrated circuit | |
SU1283770A1 (en) | Device for detecting errors when converting information | |
SU361524A1 (en) | PULSE DISTRIBUTOR |