SU1233156A2 - Device for checking digital units - Google Patents
Device for checking digital units Download PDFInfo
- Publication number
- SU1233156A2 SU1233156A2 SU843775256A SU3775256A SU1233156A2 SU 1233156 A2 SU1233156 A2 SU 1233156A2 SU 843775256 A SU843775256 A SU 843775256A SU 3775256 A SU3775256 A SU 3775256A SU 1233156 A2 SU1233156 A2 SU 1233156A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- inputs
- information
- generator
- unit
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к цифровой вычислительной технике и может быть использовано дл проверки исправности цифровых устройств с использованием принципов сигнатурного анализа. Целью изобретени вл етс повышение надежности за счет обеспечени бесконтактной перестройки устройства дл контрол произвольных логических элементов . Устройство содержит генератор тестов, мультиплексор,коммутатор управл кицих сигналов, формирователь активного перепада, формирователь сигнатур и блок сравнени сигнатур . Кроме того, устройство содержит блок управлени , блок индикации и блок пам ти. Отличительной особенностью устройства вл етс наличие совокупности формировател активного перепада и блока пам ти, что позвол ет осуществл ть бесконтактную коммутацию определенным образом выбранных активных перепадов управл ющих сигналов произвольных контролируемых блоков по сигналам из блока пам ти. 1 з.п. ф-лы, 1 ил.The invention relates to digital computing and can be used to test the health of digital devices using signature analysis principles. The aim of the invention is to increase reliability by providing non-contact tuning of the device for controlling arbitrary logic elements. The device comprises a test generator, a multiplexer, a switch of control signals, an active differential driver, a signature generator, and a signature comparison unit. In addition, the device comprises a control unit, an indication unit and a memory unit. A distinctive feature of the device is the presence of a combination of an active differential generator and a memory block, which makes it possible to carry out contactless switching in a certain way of selected active differences of control signals of arbitrary monitored blocks by signals from a memory block. 1 hp f-ly, 1 ill.
Description
I12I12
Изобретение относитс к цифровой вычислительной технике и может быть исподьзовано дл проверки исправности цифровьсх устройств.The invention relates to digital computing and can be used to verify the health of digital devices.
Цель изобретени - повышение на- дежности за счет обеспечени бесконтактной перестройки устройства дл контрол произвольных логических элементов,The purpose of the invention is to increase reliability by providing non-contact tuning of the device for controlling arbitrary logic elements,
На чертеже приведена структурна схема устройства.The drawing shows a block diagram of the device.
Устройство содержит контролируемый цифровой блок 1, генератор 2 тестов, мультиплексор 3 и коммутатор А управл ющих сигналов, последовательно с KOTopblM соединены формирователь 5 активного перепада, форм:нрователь 6 сигнатур и блок 7 сравнени сигнатур. Кроме того, оно содержит блок 8 уп равлени , блок 9 индикации и блок 10 пам ти. Вход 11 вл етс входом начальной установки устройства, выход 12 - выходом неисправности устройства , формирователь активного перепада содержит сумматоры 13, , 13 и 13,, по модулю два.The device contains a monitored digital block 1, a generator of 2 tests, a multiplexer 3 and a switch A of control signals, in series with KOTopblM are connected a driver 5 of the active differential, forms: level generator 6 signatures and block 7 comparison of signatures. In addition, it contains the control unit 8, the display unit 9 and the memory unit 10. Input 11 is the input of the initial setup of the device, output 12 is the output of the device malfunction, the driver of the active differential contains adders 13,, 13 and 13, modulo two.
Устройство работает следующим образам.The device works as follows.
На заранее заданные входы блока 1 поступают стимулирующие сигналы с . выхода генератора 2 тестов. Дл обеспечени синхронности стимулирующих сигналов с остальными сигналами, формируемыми блоком 1, из последнего в генератор 2 тестов поступает опор- ньй синхронизирующий сигнал. При этом на всех выходах блока 1, подключенных к входам мультиплексора 3, вырабатьшаютс определенные дво:ич- ные последовательности.At the predetermined inputs of block 1, stimulating signals are received. generator output 2 tests. In order to ensure the synchronization of the stimulating signals with the rest of the signals generated by block 1, a clock signal is sent from the latter to the generator 2 of the tests. In this case, at all outputs of block 1, connected to the inputs of multiplexer 3, certain binary sequences are developed.
.В первом цикле работы на информационных выходах блока 8 управлени выставл етс код, соответствующий первому контролируемому параметру (первому из контролируемых информационных выходов контролируемого блока 1 в совокупности с соответствующими управл ющими сигналами).In the first cycle of operation, at the information outputs of the control unit 8, a code is set corresponding to the first monitored parameter (the first of the monitored information outputs of the monitored unit 1 in conjunction with the corresponding control signals).
При этом на мультиплексоре 3 открыт первьй канал, а к входам запуска , останова и синхронизации соответственно формировател 5 активного перепада подключаютс сигналь. блока 1 относ щиес к сигналу на первом провер емом выходе объекта контрол . Одновременно с информационных выходов блока 10 пам ти на входы формировател 5 активного перепада постуAt the same time, the first channel is open on the multiplexer 3, and a signal is connected to the start, stop and synchronization inputs of the active differential generator 5, respectively. unit 1 related to the signal at the first checked output of the control object. Simultaneously from the information outputs of the memory block 10 to the inputs of the generator 5 of the active differential post
5 0 5 5 0 5
00
5five
00
5five
33
562562
пает трехразр дный параллельный код, определ ющий требуемые дл первого контролируемого параметра значени активных перепадов соответственно сигнала запуска, останова и синхронизации , дл чего на адресные входы блока 10 пам ти с информационных выходов блока 8 управлени поступает код, соответствующий первому контролируемому параметру. Вход Чтение блока 10 пам ти подключен к шине разрешающего потенциала.It receives a three-bit parallel code defining the values of active differences required for the first monitored parameter of the start, stop and synchronization signals, for which the code corresponding to the first monitored parameter is supplied to the address inputs of memory 10 from the information outputs of control 8. Input Reading of memory block 10 is connected to the resolving potential bus.
После окончани интервала измерени полз ченна сигнатура поступает на вторз ю группу информационных входов блока 7 сравнени сигнатур, выполненного на . основе запоминающего устройства. Перва группа входов блока 7 сравнени сигнатур подключена к группе выходов номера параметра блока 8 управлени .After the end of the measurement interval, the crawled signature enters the second group of information inputs of the signature comparison unit 7 performed on. based storage device. The first group of inputs of the signature comparison unit 7 is connected to the output group of the parameter number of the control unit 8.
Если сигнатура первого параметра правильна , на. вьпсоде 12 устройства устана вливаетс сигнал логической единицы, такой же сигнал находитс на первом выходе блока 7 сравнени сигнатур. В этом случае на выходах номера параметра блока 8 управлени выставл етс код, соответствующий следующему контролируемому паеаметру. В мультиплексоре 3 и коммутаторе 4 управл ющих сигналов первые каналы закрываютс и открываютс вторые. Цикл измерени повтор етс . Если сигнатура второго контролируемого параметра правильна , то аналогичным образом устройство переходит к проверке следующ;его параметра и т.д.If the signature of the first parameter is correct, on. In device setup 12, a logical unit signal is inserted, the same signal is on the first output of signature comparison unit 7. In this case, at the outputs of the parameter number of the control block 8, a code is set corresponding to the next controlled parameter. In multiplexer 3 and control switch 4, the first channels are closed and the second channels are opened. The measurement cycle is repeated. If the signature of the second monitored parameter is correct, then in the same way the device proceeds to check the following; its parameter, etc.
Если в процессе контрол сигнатура одного из параметров оказываетс не- . правильной, то на выходе 12 устройства присутствует нулевой потенциал, а на блоке 9 индикации отображаетс код параметра, который классифицирован как н@исправньтй.If in the control process, the signature of one of the parameters is non-. correct, then at the output 12 of the device there is a zero potential, and on the display unit 9, the parameter code is displayed, which is classified as n @ equal.
Определение требуемых активных перепадов управл ющих сигналов запуска , останова и синхронизации производитс из соображений обеспечени стабильных значений сигнатур на этапе отработки устройства контрол , При этом определ ютс дл каждого контролируемого параметра значени управл ющих кодов, которые занос тс в блок 10 пам ти.The determination of the required active differences of the control signals for start, stop and synchronization is made in order to ensure stable values of the signatures at the stage of testing the monitoring device. For each monitored parameter, the values of the control codes that are stored in the memory block 10 are determined.
3.13.1
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843775256A SU1233156A2 (en) | 1984-07-25 | 1984-07-25 | Device for checking digital units |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843775256A SU1233156A2 (en) | 1984-07-25 | 1984-07-25 | Device for checking digital units |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1120338 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1233156A2 true SU1233156A2 (en) | 1986-05-23 |
Family
ID=21132527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843775256A SU1233156A2 (en) | 1984-07-25 | 1984-07-25 | Device for checking digital units |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1233156A2 (en) |
-
1984
- 1984-07-25 SU SU843775256A patent/SU1233156A2/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 978154, кл. G 06 F 11/16, 1981. Авторское свидетельство СССР № 1120338, кл. G 06 F 11/26, 1983 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3573751A (en) | Fault isolation system for modularized electronic equipment | |
SU1233156A2 (en) | Device for checking digital units | |
SU563697A1 (en) | Device for monitoring long-time memories | |
SU1432528A2 (en) | Apparatus for monitoring the functioning of logical modules | |
SU1166120A1 (en) | Device for checking digital units | |
SU1265859A1 (en) | Device for checking blocks of internal memory | |
SU1424020A1 (en) | Test generator | |
SU1223233A1 (en) | Device for checking uniform logic units | |
SU1269139A1 (en) | Device for checking digital units | |
SU1691841A1 (en) | A digital installations tester | |
SU1104589A1 (en) | Device for checking writing information in programmable memory units | |
SU1038926A1 (en) | Test setting device | |
SU551573A1 (en) | Device for testing logical blocks | |
SU1681304A1 (en) | Logical unit fault locator | |
SU1160414A1 (en) | Device for checking logic units | |
RU2127447C1 (en) | System for testing of digital devices | |
SU1168951A1 (en) | Device for determining tests | |
SU696510A1 (en) | Pseudorandom code generator | |
SU562783A1 (en) | Device for control and diagnostics of digital circuits | |
SU1024924A1 (en) | Device for checking logic units | |
SU1019454A1 (en) | Device for checking multioutput digital stations | |
SU1160417A1 (en) | Device for checking digital units | |
SU942025A1 (en) | Device for discrete object checking and diagnostics | |
SU1297018A2 (en) | Device for setting tests | |
SU1246098A1 (en) | Device for checking digital units |