SU482742A1 - Exchange control device - Google Patents
Exchange control deviceInfo
- Publication number
- SU482742A1 SU482742A1 SU2034427A SU2034427A SU482742A1 SU 482742 A1 SU482742 A1 SU 482742A1 SU 2034427 A SU2034427 A SU 2034427A SU 2034427 A SU2034427 A SU 2034427A SU 482742 A1 SU482742 A1 SU 482742A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- input
- output
- information
- code
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Description
10 - код, соответствующий объему пересылаемого массива. При этом счетчик 2 и триггер 5 сбрасывают в нулевое состо ние.10 - the code corresponding to the volume of the sent array. Here, the counter 2 and the trigger 5 are reset to the zero state.
Сери синхроимпульсов по тактирующему входу 1.2 по вл етс после прохождени под головкой считывани нулевой отметки магнитного диска. Счетчик 2 считает синхроимпульсы . При сравнении кодов в счетчиках I и 2 срабатывает схема сравнени 4, выходной сигнал которой устанавливает в единичное состо ние триггер 5. Потенциал единичного плеча триггера 5 поступает на элемент «И 7, и на втором выходе 14 устройства по вл ютс синхроимпульсы, которые поступают на счетные входы счетчика 1 и счетчика 3. Одновременно синхроимпульсы и пересылаема информаци поступают в буферную пам ть, не показанную на чертеже. При этом буферна пам ть заполн етс информацией, поступающей с передающего диска, счетчик 1 работает в режиме суммирующего счетчика (работает синхронно и синфазно со счетчиком 2), а счетчик 3 работает в режиме вычитающего счетчика . При переполнении буферной пам ти на блокирующем входе 11 устройства по вл етс сигнал, который сбрасывает триггер 5 в нулевое состо ние, при этом элемент «И 7 блокируетс , и подача синхроимпульсов на выход 14 (а также поступление информации в буферную пам ть) прекращаетс . Код в счетчике 3 уменьщилс на величину, соответствующую количеству переданной информации, а в счетчике 1 «застыл код, соответствующий адресу на магнитном диске, на котором произошло прерывание, обмена информацией. Счетчик 2 продолжает счет и сбрасываетс в нулевое состо ние (переполн етс ) только в момент прохождени под считывающей головкой нулевой отметки передающего магнитного диска. После прерывани подачи информации с передающего диска в буферную пам ть происходит «очистка буферной пам ти, т. е.A series of sync pulses on the clock input 1.2 appears after passing under the read head of the zero point of the magnetic disk. Counter 2 counts clock pulses. When comparing the codes in counters I and 2, a comparison circuit 4 is activated, the output signal of which sets trigger one to 5. The potential of the unit arm of trigger 5 goes to element 7 and the sync pulses appear on the second output 14 of the device the counting inputs of counter 1 and counter 3. At the same time, the sync pulses and the forwarding information go to a buffer memory, not shown in the drawing. In this case, the buffer memory is filled with information coming from the transmitting disk, counter 1 operates in the mode of summing counter (it operates synchronously and in phase with counter 2), and counter 3 operates in the mode of subtractive counter. When the buffer memory overflows, a signal appears at the blocking input 11 of the device, which resets the trigger 5 to the zero state, and the & 7 element is blocked, and the supply of clock pulses to the output 14 (as well as the flow of information to the buffer memory) is stopped. The code in counter 3 decreased by an amount corresponding to the amount of information transferred, and in counter 1 the code corresponding to the address on the magnetic disk on which the interrupt occurred was the information exchange. Counter 2 continues counting and is reset to the zero state (overflows) only at the moment when the zero magnetic field of the transmitting magnetic disk passes under the read head. After interrupting the submission of information from the transmitting disk to the buffer memory, the buffer storage is cleared, i.e.
передача информации с буферной пам ти на приемный диск. Во врем следующего оборота передающего диска оп ть происходит сравнение кода в счетчике 2 с «обновленным кодом S начального адреса пересылаемого массива в счетчике 1, и описанный выще цикл работы повтор етс .transfer of information from the buffer memory to the receiving disk. During the next revolution of the transmitting disk, the code in counter 2 is compared again with the updated code S of the starting address of the array being sent in counter 1, and the above operation cycle is repeated.
Если будет передана вс информаци , то в счетчике 3 установитс нулевой код, сработает 0 дещифратор нулевого состо ни 6, сбросит в нулевое состо ние триггер 5, который снова заблокирует элемент «И 7. Одновременно по выходу 13 подаетс сигнал в ЭЦВМ об окончании пересылки массива информации.If all information is transmitted, then a zero code will be set in the counter 3, 0 decaller of the zero state 6 will be triggered, trigger 5 will reset to the zero state, which will again block the element "AND 7. At the same time, output 13 sends a signal to the computer about the end of the array transfer information.
Предмет изобретени Subject invention
Устройство дл управлени обменом, содержащее схему сравнени , подключенную к первому и второму счетчикам, триггер, единичный выход которого соединен с первым входом элемента «И, причем кодовый вход первого счетчика соединен с адресным входом устройства , отличающеес тем, что, с цельюA device for controlling the exchange, containing a comparison circuit connected to the first and second counters, trigger, the unit output of which is connected to the first input of the element "AND, and the code input of the first counter is connected to the address input of the device, characterized in
5 сокращени оборудовани , оно содержит третий счетчик, дешифратор нулевого состо ни и элемент «ИЛИ, один вход которого соединен с блокирующим входом устройства, первым выходом соединенного с другим входом5 of the equipment reduction, it contains a third counter, a zero state decoder and an OR element, one input of which is connected to a blocking input of the device, the first output connected to another input
0 элемента «ИЛИ, выход которого соединен с нулевым входом триггера, единичный вход которого соединен с выходом схемы сравнени , выход элемента «И соединен с вторым выходом устройства и со счетными входами первого и третьего счетчиков, выход третьего счетчика через дешифратор нулевого состо ни соединен с другим входом элемента «ИЛИ, кодовый вход третьего счетчика соединен с кодовым входом устройства, тактирующий0 of the OR element, the output of which is connected to the zero input of the trigger, whose single input is connected to the output of the comparison circuit, the output of the element AND is connected to the second output of the device and to the counting inputs of the first and third counters, the output of the third counter is connected via the zero state decoder another input element "OR, the code input of the third counter is connected to the code input of the device, clocking
вход которого соединен с вторым входом элемента «И и со счетным входом второго счетчика .the input of which is connected to the second input of the element “AND” and to the counting input of the second counter.
////
ЮYU
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2034427A SU482742A1 (en) | 1974-06-17 | 1974-06-17 | Exchange control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2034427A SU482742A1 (en) | 1974-06-17 | 1974-06-17 | Exchange control device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU482742A1 true SU482742A1 (en) | 1975-08-30 |
Family
ID=20587888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2034427A SU482742A1 (en) | 1974-06-17 | 1974-06-17 | Exchange control device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU482742A1 (en) |
-
1974
- 1974-06-17 SU SU2034427A patent/SU482742A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU482742A1 (en) | Exchange control device | |
US3237171A (en) | Timing device | |
SU1735884A1 (en) | Data i/o adaptive device | |
SU1732349A1 (en) | Device for data output | |
SU1075248A1 (en) | Information input device | |
SU1183979A1 (en) | Device for gathering information on processor operation | |
SU443486A1 (en) | Decimal Pulse Counter | |
SU855660A2 (en) | Data interchange control device | |
SU750742A1 (en) | Controllable pulse repetition frequency divider | |
RU1798901C (en) | Single-pulse frequency multiplier | |
SU1140233A1 (en) | Pulse sequence generator | |
SU1365358A1 (en) | Device for monitoring "m out of n" code | |
SU1104495A2 (en) | Input-output controller | |
SU1566337A1 (en) | Device for controlling information input | |
SU842824A1 (en) | Device for input and preprocessing of information | |
SU1406588A1 (en) | Device for input of information from users | |
SU1087982A1 (en) | Translator from n-bit binary code to p-bit binary code | |
SU510753A1 (en) | Device for controlling permanent storage units | |
SU1179349A1 (en) | Device for checking microprograms | |
SU575645A2 (en) | Device for comparing numbers following one by one | |
SU780007A1 (en) | Control device | |
SU520703A1 (en) | Device for converting parallel code to serial | |
SU1504801A1 (en) | Variable divider of pulse recurrence rate | |
SU765806A1 (en) | Device for shaping commands for control of objects | |
SU1367045A1 (en) | Memory-checking device |