SU477430A1 - Устроство дл моделировани зазоров в передачах - Google Patents
Устроство дл моделировани зазоров в передачахInfo
- Publication number
- SU477430A1 SU477430A1 SU1981919A SU1981919A SU477430A1 SU 477430 A1 SU477430 A1 SU 477430A1 SU 1981919 A SU1981919 A SU 1981919A SU 1981919 A SU1981919 A SU 1981919A SU 477430 A1 SU477430 A1 SU 477430A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- adder
- input
- relay unit
- tool
- Prior art date
Links
Landscapes
- Relay Circuits (AREA)
Description
1
Изобретение относитс к области радиоэлектроники и предназначено дл моделировани зазоров в передачах и сухого трени в нелинейных модел х систем автоматического регулировани на электронных аналоговых машинах посто нного тока.
Известны устройства дл моделировани зазоров в передачах, содержапд,ие сумматор и релейный блок, выход которого подключен ко входу сумматора. Однако быстродействие известных устройств невелико.
Дл увеличени быстродействи и повышени точности, предлагаемое устройство содержит блок дифференцировани с запаздыванием , выход которого подключен ко входу релейного блока, а вход соединен с выходом сумматора.
На чертеже представлена принципиальна схема предлагаемого устройства, состо щего из сумматора 1, релейного блока 2 и блока дифференцировани 3 с запаздыванием. Запаздывание создаетс с помощью стабилизирующего резистора 4, включенного последовательно с входным конденсатором 5. В обратную св зь релейного блока 2 включены контакты 6 реле исходного положени (или тумблеры). Сумматор, релейный блок и блок дифференцировани выполнены на базе операционных усилителей 7-9. На схеме: 10-
14 - резисторы, 15 и 16 - потенциометры, 17 и 18 - диоды.
Величина зазора (сухого трени ) задаетс суммой модулей разнопол рных уровней ограничени характеристики релейного блока 2. Последовательно включенные блок дифференцировани 3 и релейный блок 2 образуют отрицательную обратную св зь с переменным коэффициентом усилени , охватывающую сумматор 1. До тех пор пока релейный блок 2 не находитс в режиме ограничени , обратна св зь имеет наибольший коэффициент усилени , определ емый вертикальным участком релейной характеристики и, поддержива
на нулевом уровне напр жение Сд на выходе блока дифференцировани 3, а значит и посто нство выходного напр жени t/вых сумматора 1, обеспечивает слежение напр жений f/p на выходе релейного блока 2 за изменением входного напр жени f/вх таким образом , что их алгебраическа сумма с учетом коэффициентов усилени по обоим входам сумматора 1 равна нулю. Когда в процессе слежени за изменением
входного напр жени t/вх релейный блок 2 выходит на один из уровней ограничени , коэффициент усилени обратной св зи становитс равным нулю, и напр жение /вых на выходе сумматора 1 измен етс пропорционально изменению входного сигнала UBX- При
этом на выходе блока дифференцировани имеетс напр жение д пропорциональное скорости изменени выходного f/вых (входного Овх) сигнала, удерживающее релейный блок 2 в режиме ограничени .
При снижении скорости изменени входного сигнала до нул или изменении ее знака устройство переходит на вертикальный участок характеристики релейного блока 2 и выходной сигнал t/вых остаетс посто нным до тех лор, пока входной сигнал f/Bx не измен етс на величину, соответствующую выходу релейного блока на уровне ограничени другой пол рности (что свидетельствует о прохождении зазора или преодолени сил сухого трени ) или возвращению на прежний уровень ограничени .
О.СНОВНБШ элементом защиты устройства от самовозбуждени и шума вл етс резистор 4, включенный последовательно с входным конденсатором 5 блока дифференцировани .
Приведение устройства в исходное (нулевое ) состо ние возможно посредством замыкани контактов 6 реле.
Предмет изобретени
Устройство дл моделировани зазоров в передачах, содержащее сумматор и релейный блок, выход которого подключен к входу сумматора , отличающеес тем, что, с целью увеличени быстродействи устройства и повыщени точности, оно содержит блок дифференцировани с запаздыванием, выход которого подключен к входу релейного блока, а вход соединен с выходом сумматора.
UShiji
J
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1981919A SU477430A1 (ru) | 1973-12-28 | 1973-12-28 | Устроство дл моделировани зазоров в передачах |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1981919A SU477430A1 (ru) | 1973-12-28 | 1973-12-28 | Устроство дл моделировани зазоров в передачах |
Publications (1)
Publication Number | Publication Date |
---|---|
SU477430A1 true SU477430A1 (ru) | 1975-07-15 |
Family
ID=20571288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1981919A SU477430A1 (ru) | 1973-12-28 | 1973-12-28 | Устроство дл моделировани зазоров в передачах |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU477430A1 (ru) |
-
1973
- 1973-12-28 SU SU1981919A patent/SU477430A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3089968A (en) | Non-linear amplifier | |
SU478470A3 (ru) | Устройство дл преобразовани двух электрических величин в число импульсов, пропорциональное интегралу их произведени | |
SU477430A1 (ru) | Устроство дл моделировани зазоров в передачах | |
US2967018A (en) | Analog computation | |
US3440414A (en) | Anti-logarithmic computing circuit | |
US3363187A (en) | Pulse center detector | |
US3018051A (en) | Analog computer apparatus | |
ATE18709T1 (de) | Schaltung zur dynamik-kompression und/oder expansion. | |
GB1325027A (en) | Circuit arrangement for forming the means value of several input voltages | |
GB1276368A (en) | Electronic controller circuit | |
SU447683A1 (ru) | Устройство дл оптимального по быстродействию управлени | |
GB1267260A (ru) | ||
SU392453A1 (ru) | Следящий привод | |
JPS57150003A (en) | Controller | |
SU463093A1 (ru) | Способ компенсации вли ни помех во входном сигнале | |
SU489121A1 (ru) | Устройство дл моделировани нелинейности типа "сухое трение | |
SU599283A1 (ru) | Аналоговое запоминающее устройство | |
SU428403A1 (ru) | Цепной функциональный цреобразователь | |
SU396693A1 (ru) | Дифференцирующее устройство | |
US3622800A (en) | Electronic circuit for converting dc to ac analogue signals | |
SU426233A1 (ru) | Устройство для перемножения напряжений | |
SU402041A1 (ru) | Устройство для счета изделий | |
SU417804A1 (ru) | ||
SU407353A1 (ru) | Имитатор шума дви гателя | |
SU864306A1 (ru) | Устройство дл моделировани механической передачи |