SU476578A1 - Двоичный арифметико-логический блок - Google Patents

Двоичный арифметико-логический блок

Info

Publication number
SU476578A1
SU476578A1 SU1896550A SU1896550A SU476578A1 SU 476578 A1 SU476578 A1 SU 476578A1 SU 1896550 A SU1896550 A SU 1896550A SU 1896550 A SU1896550 A SU 1896550A SU 476578 A1 SU476578 A1 SU 476578A1
Authority
SU
USSR - Soviet Union
Prior art keywords
logic unit
arithmetic logic
binary arithmetic
binary
unit
Prior art date
Application number
SU1896550A
Other languages
English (en)
Inventor
Виталий Петрович Боюн
Леонид Григорьевич Козлов
Борис Николаевич Малиновский
Original Assignee
Ордена Ленина Институт Кибернетики Ан Укр.Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетики Ан Укр.Сср filed Critical Ордена Ленина Институт Кибернетики Ан Укр.Сср
Priority to SU1896550A priority Critical patent/SU476578A1/ru
Application granted granted Critical
Publication of SU476578A1 publication Critical patent/SU476578A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

области применени , выход суммы первого полусумматора соединен со входом второго полусумматора, выходы переносов обоих полусумматоров соединены через схему разделени  со входом триггера переноса, выход которого соединен со входом первого полусумматора .
11
/5
SU1896550A 1973-03-19 1973-03-19 Двоичный арифметико-логический блок SU476578A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1896550A SU476578A1 (ru) 1973-03-19 1973-03-19 Двоичный арифметико-логический блок

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1896550A SU476578A1 (ru) 1973-03-19 1973-03-19 Двоичный арифметико-логический блок

Publications (1)

Publication Number Publication Date
SU476578A1 true SU476578A1 (ru) 1975-07-05

Family

ID=20546336

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1896550A SU476578A1 (ru) 1973-03-19 1973-03-19 Двоичный арифметико-логический блок

Country Status (1)

Country Link
SU (1) SU476578A1 (ru)

Similar Documents

Publication Publication Date Title
JPS5375831A (en) Input*output processor
GB1159909A (en) Digital Filters.
FR2305795A1 (fr) Processeur pour ordinateur d'entree/sortie
JPS5650439A (en) Binary multiplier cell circuit
ES465443A1 (es) Perfeccionamientos en las sumadores binarias y decimales de alta velocidad.
SU476578A1 (ru) Двоичный арифметико-логический блок
JPS5518706A (en) Parallel adder circuit
SU710042A1 (ru) Комбинационный сумматор
SU483778A1 (ru) Устройство с одним устойчивым состо нием
SU498736A1 (ru) Шифратор
SU491950A1 (ru) Двоичный арифметический блок
SU480193A1 (ru) Делитель частоты на потенциальных элементах
SU474016A1 (ru) Генератор функций уолша
SU625205A1 (ru) Устройство дл формировани сквозного переноса в паралленом сумматоре
JPS5434644A (en) Input/output circiut
SU723568A1 (ru) Преобразователь двоичной дроби в двоично-дес тичную дробь
JPS52140241A (en) Binary #-digit addition circuit
GB1174661A (en) Fluid Operated Logic Circuit
JPS5378743A (en) Multiplier
JPS52109352A (en) Digital filter
JPS5696328A (en) Logical arithmetic operating device
SU458822A1 (ru) Устройство дл ввода информации
SU511602A1 (ru) Устройство дл задани граничных условий в сеточной модели
SU748412A1 (ru) Устройство дл умножени двоичных чисел
SU1275429A1 (ru) Сумматор