SU467344A1

SU467344A1 - Device for comparing serial binary codes

Info

Publication number: SU467344A1
Application number: SU1878697A
Authority: SU
Inventors: Михаил Львович Портнов
Original assignee: Государственный всесоюзный центральный научно-исследовательский институт комплексной автоматизации
Priority date: 1973-01-19
Filing date: 1973-01-19
Publication date: 1975-04-15

Description

1one

Изобретение относитс к области вычислительной техники и может примен тьс в устройствах обработки информации.The invention relates to the field of computing and can be applied in information processing devices.

Известно устройство дл сравнени последовательных двоичных кодов, содержащее i-eнератор тактовых сигналов, один из выходов которого подключен ко входам двух источников кодов, пр мой и инверсивный выходы каждого из которых соединены со входами компаратора, ко входам схемы «И выдачи результата сравнени и ко входу компаратора , триггеры и схемы «И и «Р1ЛИ.A device for comparing serial binary codes is known, comprising an i-clock neerator, one of the outputs of which is connected to the inputs of two code sources, the direct and inverse outputs of each of which are connected to the inputs of the comparator, to the inputs of the AND output of the comparison result and to the input comparator, triggers and schemes "And and" P1LI.

Это устройство агшаратурно сложно и не обеспечивает непосредственной выдачи логического сигнала только при расхождении кодов более, чем на величину заданного порога, например, равного весу младшего разр да.This device is difficult and does not provide a direct output of a logical signal only if the codes differ by more than a predetermined threshold, for example, equal to the weight of the least significant bit.

Целью изобретени вл етс расширение класса решаемых задач.The aim of the invention is to expand the class of tasks.

С этой целью в устройстве пр мой выход компаратора св зан со входами первой и второй схем «И, другие входы которых подключены к пр мому -и ливерсивному выходам первого источника кода, а выходы - ко входам установки в единичное состо ние первого и второго триггеров соответственно. Выход первого триггера соединен со входом третьей схемы «И, другой вход которой соединен с инверсивным выходом второго источника кода, и с входом первой схемы «ИЛИ, другой входFor this purpose, in the device the direct output of the comparator is connected with the inputs of the first and second circuits And, the other inputs of which are connected to the forward and later outputs of the first code source, and the outputs to the installation inputs of the first and second triggers, respectively . The output of the first trigger is connected to the input of the third AND circuit, the other input of which is connected to the inverse output of the second code source, and to the input of the first OR circuit, another input

которой св зан с пр мым выходом второго триггера и с одним из входов четвертой схемы «И, а выход - с одним из входов п той схемы «И, другим входом подключенной кwhich is connected with the direct output of the second trigger and with one of the inputs of the fourth circuit "And, and the output with one of the inputs of the fifth circuit" And, the other input connected to

выходу генератора тактовых сигналов, а выходом - ко входу установки в единичное состо ние третьего тр.иггера, инверсивный выход которого соединен с третьими входами первой и второй схем «И, а пр мой - со входомoutput of the clock signal generator, and the output to the installation input into the single state of the third motor, the inverse output of which is connected to the third inputs of the first and second I circuits, and the direct output to the input

схемы «И выдачи результата сравнени , третий вход которой св зан с выходом второй схемы «ИЛИ, входы которой соединены с выходами третьей, четвертой и шестой схем «И. Входы шестой схемы «И подключены к выходу первой схемы «ИЛИ и к инверсивном выходу компаратора.The "AND output of the comparison result, the third input of which is associated with the output of the second" OR circuit, whose inputs are connected to the outputs of the third, fourth and sixth "I. The inputs of the sixth circuit “And connected to the output of the first circuit“ OR and to the inverse output of the comparator.

На чертеже показана блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Устройство содержит источники 1 и 2 иоследовательных кодов, генератор 3 тактовых импульсов, компаратор 4, схемы «И 5 и б, триггеры 7и 8, схему «ИЛИ 9, схему «И 10, триггер 11, схемы «И 12-14, схему «ИЛИ 1о и схему «И 16.The device contains sources 1 and 2 and sequential codes, a generator of 3 clock pulses, a comparator 4, the circuit “And 5 and b, triggers 7 and 8, the circuit“ OR 9, the circuit “And 10, the trigger 11, circuit“ And 12-14, the circuit “ OR 1o and the scheme “AND 16.

Входы синхронизации источников последовательных кодов 1 и 2 соединены с генератором тактовых импульсов 3. Пр мые и инверсиБНые выходы источников 1 и 2 и выход «1 генератора 3 подключены к входам компаратора 4. Пр мой выход компаратора соединен со входами первой и второй схем «PIThe synchronization inputs of the sources of sequential codes 1 and 2 are connected to a clock pulse generator 3. The direct and inverse outputs of sources 1 and 2 and the output "1 of generator 3 are connected to the inputs of the comparator 4. The direct output of the comparator is connected to the inputs of the first and second circuits" PI

5и 6. Вторые входы схем «И 5 и 6 соединены соответствен о с пр мым и инверсивным выходами источника 2. Выход схемы «И 5 соединен со входом установки в единичное состо ние первого триггера 7, а выход схемы «И5 and 6. The second inputs of the circuits "And 5 and 6 are connected respectively with the direct and inverse outputs of the source 2. The output of the circuit" And 5 is connected to the input of the installation in a single state of the first trigger 7, and the output of the circuit "And

6- со входом установки в единичное состо ние второго триггера 8. Пр мые выходы триггеров 7 и 8 соединены со входами первой схемы «ИЛИ 9. Входы третьей и четвертой схем «И 13 и 14 соединены соответственно с пр мыми выходами триггеров 7 и 8 и с инверсным и пр мым выходами источника 1. Выход схемы «ИЛИ 9 соединен со входами п той6 - with the installation input into the single state of the second trigger 8. The direct outputs of the trigger 7 and 8 are connected to the inputs of the first circuit OR 9. The inputs of the third and fourth circuit “And 13 and 14 are connected respectively to the direct outputs of the trigger 7 and 8 and with inverse and direct outputs of the source 1. The output of the circuit "OR 9 is connected to the inputs of the fifth

и шестой схем «И 10 и 12. Второй вход схемы «И 10 соединен с нулевым выходом генератора 3, а выход схемы «И 10 соединен со входом установки в единичное состо ние триггера 11. Вход схемы «И 12 соединен также с инверсным выходом компаратора 4. Выходы схем «И 12, 13, 14 соединены со входами схемы «ИЛИ 15, а выход схемы «ИЛИ 15 соединен со входом схемы «И 16 выдачи результата сравнени , котора также соединена с пр мым выходом триггера 11 и единичным выходом генератора 3. Входы установки триггеров 7, 8 и 11 в нулевое состо ние соединены с внешним источником сигнала «Сброс.and the sixth circuits And 10 and 12. The second input of the circuit And 10 is connected to the zero output of the generator 3, and the output of the circuit And 10 is connected to the input of the installation in the one-state trigger 11. The input of the circuit And 12 is also connected to the inverse output of the comparator 4. The outputs of the circuits "And 12, 13, 14 are connected to the inputs of the circuit" OR 15, and the output of the circuit "OR 15 is connected to the input of the circuit" AND 16 producing a comparison result, which is also connected to the direct output of trigger 11 and the unit output of generator 3 The inputs for setting triggers 7, 8 and 11 to the zero state are connected to an external signal source. and “Reset.

Работа устройства основана на использойаНИИ следующего свойства двоичных кодов.The operation of the device is based on the use of the following property of binary codes.

Смежные п-разр дные двоичные коды, т. е. коды, различаюш,иес не более, чем на величину , равную весу младшего («) разр да, должны иметь противоположные значени во всех разр дах от (т+1) до п (где ), если зафиксировано расхождение кодов в разр де т. Совпадение значений кодов в любом разр де от (т+1) до п при их несовпадении в разр де т вл етс признаком несмежности кодов. Однако несовпадение кодов в разр дах (m-j-1) -п при их несовпадении в разр де т вл етс недостаточным условием дл определени смежности кодов. Так, например, инверсные двоичные коды, удовлетвор указанному выше условию, не вл ютс смежными . Достаточным условием смежности кодов при несовпадении их значений в разр де т вл етс несовпадение их в разр дах ( ) -п и соответствие значений сигналов в разр дах от (т+1) до п на выходе второго источника значению сигнала в разр де т на выходе первого источника.Adjacent n-bit binary codes, i.e., codes that distinguish between them, and no more than an amount equal to the weight of the least significant (") bit, should have opposite values in all bits from (t + 1) to n ( where) if there is a discrepancy between codes in bit m. The coincidence of code values in any bit from (m + 1) to n, if they do not match in bit, is a sign that the codes are not adjacent. However, the mismatch of the codes in the bits (m-j-1) -n when they mismatch in the discharge is not a sufficient condition for determining the contiguity of the codes. Thus, for example, inverse binary codes, satisfying the above condition, are not contiguous. A sufficient condition for the adjacency of codes in case of discrepancy of their values in the discharge is their discrepancy in the bits () -p and the correspondence of the values of the signals in the bits from (m + 1) to n at the output of the second source to the value of the signal to the discharge first source.

В соответствии с указанным условием устанавливаетс следующий алгоритм работы устройства: коды, начина со старших разр дов , поразр дно сравниваютс , при обнаружении несоответстви в каком-либо разр де запоминаетс значение сигнала в этом разр де на выходе первого источника, а дл следующих разр дов определ етс либо совпадение сигналов на выходах источников, либо несовпадение хранимого сигнала и сигналов на выходе второго источника, и при этом формируетс сигнал расхождени кодов.In accordance with the specified condition, the following algorithm of the device operation is established: the codes, starting with the highest bits, are compared bit by bit, when a discrepancy is found in any bit, the signal value in this bit is remembered at the output of the first source, and for the following bits Either a coincidence of the signals at the outputs of the sources, or a discrepancy between the stored signal and the signals at the output of the second source, and thus a code divergence signal is generated.

Следует отметить, что дл фиксации большого расхождени кодов достаточно заблокировать подачу на компаратор сигналов от генератора при поступлении одного или нескольких младших разр дов кода.It should be noted that to fix a large discrepancy of codes, it is enough to block the supply of signals to the comparator from the generator when one or more low-order bits of the code arrive.

Устройство работает следующим образом.The device works as follows.

Компаратором 4 поразр дно сравниваютс парафазные сигналы от источников 1 и 2 последовательных кодов, и вырабатываетс импульсный сигнал на пр мом выходе при несовпадении кодов, а на инверсивном выходе при совпадении кодов. Источники 1 и 2 и компаратор 4 синхронизируютс сигналами от общего генератора 3. Ири обнаружении несовпадени сигналами от схем «И 5 или 6 триггеры 7 и 8 перевод тс в единичное состо ние . Если в рассматриваемый момент на выходе источника 2 имеетс единичный сигнал , устанавливаетс в единичное состо ние триггер 7, в противном случае - триггер 8. После исчезновени импульса на единичном выходе генератора 3 сигналом от схемы «ИЛИ 9 через схему «И 10 в единичное состо ние устанавливаетс триггер 11. Если при сравнении следующих разр дов кода сигнал формируетс .на инвероввиом выходе «омпаратора 4, образуетс сигнал на выходе схемы «И 12. Если триггер 7 установлен в единичное состо ние, а сигнал на выходе источника 1 - нулевой, формируетс сигнал на выходе схемы «И 13. Если триггер 8 установлен в единичное состо ние, а сигнал на выходе источника 1 - единичный, формируетс сигнал на выходе схемы «И 14. Сигналы от схем «И 12-14 через схему «ИЛИ 15 поступают на вход схемы «И 16. Если триггер 11 установлен в единичное состо ние, формируетс выходной сигнал. Дл блокировки триггерами управлени 7 и 8 после фиксации несовпадени в каком-либо разр де сигнал с |Инвероив«ого выхода триггера 11 подаетс на входы схем «И 5 и 6. Триггеры 7, 8 и 11 перевод тс в нулевое состо ние сигналом «Сброс до начала цикла сравнени кодов.Comparator 4 compares the paraphase signals from sources 1 and 2 of consecutive codes, and produces a pulse signal at the forward output when the codes do not match, and at the inverse output when the codes coincide. Sources 1 and 2 and comparator 4 are synchronized by signals from common generator 3. And the detection of a mismatch by signals from AND schemes 5 or 6 triggers 7 and 8 are transferred to one state. If, at the considered moment, there is a single signal at the output of source 2, trigger 7 is set to one, otherwise trigger 8. After the pulse at the single output of generator 3 disappears, the signal from OR 9 through AND 10 to single Trigger 11 is set. If, when comparing the following code bits, a signal is formed at the inverter output of the optor 4, a signal is output at the output of the AND 12 circuit. If the trigger 7 is set to one and the signal at the output of source 1 is zero, If the trigger 8 is set to one and the signal at source output 1 is single, the signal at the output of circuit “AND 14 is generated. Signals from circuit“ And 12-14 through circuit “OR 15 arrive To the input of the I & O circuit. If trigger 11 is set to one, an output signal is generated. In order to block control triggers 7 and 8 after fixing the mismatch in any discharge, the signal from the inverted output of trigger 11 is fed to the inputs of the And 5 and 6 circuits. Triggers 7, 8 and 11 are reset to the zero state by the signal Reset before the start of the code comparison cycle.

Предмет изобретени Subject invention

Устройство дл сравнени последовательных двоичных кодов, содержащее генератор тактовых сигналов, один из выходов которого подключен :к входам двух источлйков кодо1В, пр мой и инверсивный выходы каждого из которых соединены с входами компаратора, -к входам схемы «И выдачи результата сравнени и к входу компаратора, триггеры и схемы «И и «ИЛИ, отличающеес тем, что, с целью расширени класса задач, в нем пр мой выход компаратора св зан с входами лервой и второй схем «И, другие входы которых подключены К анвероивному и пр мому выходам первого источника -кода, а выходы-к входам установки в единичное состо ние первого и второго триггеров соответственно , причем выход первого триггера соединен с входом третьей схемы «И, другой вход которой соединен с инверсивным выходом второго источника кода, и с входом неръой схемы «ИЛИ, другой вход которой св зан с пр мым выходом второго триггера и одним из входов четвертой схемы «И, а выход - с одним из входов п той схемы «И, другим входом подключенной к другому выходу генератора тактовых оигналов, а выходом - к входу установки в единичное состо ниеA device for comparing serial binary codes containing a clock signal generator, one of whose outputs is connected to the inputs of two Kodo1B sources, the direct and inverse outputs of each of which are connected to the inputs of a comparator, to the inputs of the AND output of the comparison result and to the input of a comparator , triggers and "AND and" OR circuits, characterized in that, in order to expand the class of tasks, the direct output of the comparator in it is connected to the inputs of the first and second circuits "And, the other inputs of which are connected to the anveroidal and direct outputs of the first source code, and the outputs to the installation inputs to the single state of the first and second flip-flops, respectively, the output of the first flip-flop connected to the input of the third circuit And, the other input of which is connected to the inverse output of the second source code, and OR, the other input of which is connected with the direct output of the second trigger and one of the inputs of the fourth AND circuit, and the output with one of the inputs of the fifth AND circuit, another input connected to the other clock generator output, and the output to the input installation in single PICs of

третьего триггера, инверсивный выход которого соеди:нен с третьими входа.ми первой и второй схем «И, а пр мой - с другим входом схемы «И выдачи результата сравнени , третий вход которой св зан с выходом второй схемы «ИЛИ, входы которой соединены с выходом третьей, четвертой « шестой схем «И, причем входы шестой схемы «И подКлючены к выходу схемы «ИЛИ и к инверсивйому выходу компаратора.the third trigger, the inverse output of which is connected to the third inputs of the first and second AND circuits, and the forward one to another input of the AND output circuit, the third input of which is connected to the output of the second OR circuit whose inputs are connected with the release of the third, fourth "sixth circuits" And, and the inputs of the sixth circuit "And are connected to the output of the circuit" OR and to the inverse output of the comparator.