SU463112A1 - Дешифратор двоичных кодов - Google Patents

Description

1

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при реализации технических средств дискретной автоматики и ЦВМ.

Известны пр моугольные дешифраторы, содержащие входные кодовые шины, логические схемы формировани  выходных сигналов на транзисторных элементах «ИЛИ-НЕ и выходные шины. Питание подобных дешифраторов осуществл етс  от источника питани  через общую шину.

Недостатком этих дешифраторов  вл етс  относительно больша  мощность рассеивани , вызванна  тем, что при работе дешифратора выбираетс  только одна выходна  шина и при этом у св занной с этой выходной шиной логической схемы фор.ми1рова«и  выходных сигналов ВСе элементы закрыты, а мощность рассеиваетс  .на (rt-1) логических схе.мах формировани  1выходных сигналов, элементы которых в это врем  открыты. Надежность работы таких дешиф ратО|ров невысока, так как Именно открытые элементы «ИЛИ-НЕ наиболее подвержены отказам.

Целью изобретени   вл ютс  уменьгиение рассеиваемой мощности и повышение надежности работы дешифраторов.

Эта цель достигаетс  тем, что в дешифратор введены т схем «ИЛИ, кажда  из которых соединена входами с ki выходами одной из групп логических схем формировани  выходных сигналов, т триггеров, одни из входов которых св заны с выходами схем «ИЛИ, а

другие - с шиной сброса, т ключей коммутации питани , вход каждого из которых подключен к выходу соответствующего триггера, а выход - к шине питани  логических схем формировани  выходных сигналов той же

группы.

Структурна  схема дешифратора двоичных кодов представлена на чертеже.

Входные кодовые шины соединены со входами логических схем формировани  выходных сигналов 2i-2,. Эти схемы объединены в т групп по ki схем в каждой. Значение величины т и ki определ етс  требуемой экономией мощности, причем необходимо выт

иолнение соотношени  Z/ej 2. В частном

Ь:1

случае, когда число логических схем формировани  выходных сигналов во всех т группах равно, имеет место соотношение m-k 2.

Питание каждой группы логических схем формировани  выходных сигналов осуществл етс  через ключи коммутации питани  3,-Зщ. Выходы логических схем формировани  выходных сигиалов (4; - 4уг) в группе через схемы «ИЛИ 5i - 5m соединены со входами соответствующих триггеров 6i - 6m, выходы которых св заны с управл ющими входами ключей коммутации питани  3i - 3т, соединенных с источником питани  7. На щину 8 подаетс  сигнал сброса триггеров 6 - 6т в исходное состо ние. При обращении к дещифратору двоичных кодов на вход 8 поступает сигнал сброса, который приводит все триггеры в исходное состо ние , при этом нитание подаетс  на все логические схемы формировани  выходных сигналов всех грунп. Через некоторое врем  с выхода схем «ИЛИ 5i - 5,п поступают сигналы сброса на все триггеры, в группах у которых нет выходного сигнала. Таким образом, достигаетс  подключение питани  только к той группе логических схем формировани  выходных сигналов, в которой возбуждена выходна  шина. 4 Предмет изобретени  Дещифратор двоичных кодов, содержащий т групп из k-i одноступенчатых логическил схем формировани  выходных сигналов, соединенных по схеме пр моугольного дещифратора на 2 выходов, причем Ийг 2, отличающийс  тем, что, с целью снижени  потребл емой мощности и увеличени  надежности , в него введены т схем «ИЛИ, кажда  из которых соединена входами с ki выходами одной из групп логических схем формировани  выходных сигналов, т. триггеров, одни из входов которых св заны с выходами схем «ИЛИ, а другие - с щиной сброса, т ключей коммутации нитанн , вход каждого из которых подключен к выходу соответствующего триггера, а выход - к щине питани  логических схем формировани  выходных сигналов той же группы.