SU455450A1

SU455450A1 - Phase Zero Detector

Info

Publication number: SU455450A1
Application number: SU1896068A
Authority: SU
Inventors: Маргарита Борисовна Алексеева; Валерия Васильевна Кащеева; Виктор Иванович Колесников; Александр Алексеевич Огородников
Original assignee: Пензинский Политехнический Институт
Priority date: 1973-03-22
Filing date: 1973-03-22
Publication date: 1974-12-30

Description

1one

Изобретение относитс к электроизмерительной технике и может использоватьс в мостах и компенсаторах переменного тока, а также приборах допускового контрол .The invention relates to electrical measuring equipment and can be used in AC bridges and compensators, as well as tolerance control devices.

Известен фазонулевой детектор, содержащий согласующие блоки, интеграторы и ключи , формирователи импульсов сброса и генератор тактовых импульсов.A phase-zero detector is known, which contains matching blocks, integrators and keys, reset pulse shapers, and a clock generator.

Однако этот детектор позвол ет получить результат сравнени фаз двух переменных сигналов только один раз за период, что существенно ограничивает его быстродействие.However, this detector allows to obtain the result of comparing the phases of two variable signals only once per period, which significantly limits its speed.

Цель изобретени - повышение быстродействи детектора.The purpose of the invention is to increase the speed of the detector.

Дл этого в фазонулевой детектор введены четыре схемы совпадени и две схемы сравнени , причем сигнальные входы четырех схем совпадени подключены к выходу первого ключа, разрешающие входы схем совпадени и первые входы схем сравнени подключены к выходу второго ключа, выходы первой и второй схем совпадени подключены к второму входу первой схемы сравнени , а выходы третьей и четвертой схем совпадени подключены к второму входу второй схемы сравнени .To do this, four matching circuits and two comparison circuits are entered into the phase-zero detector, the signal inputs of the four matching circuits are connected to the output of the first key, the enabling inputs of the matching circuits and the first inputs of the comparison circuits are connected to the output of the second key, the outputs of the first and second matching circuits are connected to the second the input of the first comparison circuit, and the outputs of the third and fourth coincidence circuit are connected to the second input of the second comparison circuit.

На чертеже представлена блок-схема предлагаемого фазонулевого детектора.The drawing shows the block diagram of the proposed phase-zero detector.

Фазонулевой детектор содержит генератор 1 тактовых импульсов и два канала, каждый изPhase-zero detector contains a generator of 1 clock pulses and two channels, each of

которых состоит из согласующего устройства 2, усилител -ограничител 3, интегратора 4, формировател 5 импульсов сброса и ключей 6, 7. Кроме этого, в устройство введены схемы 8, 9, 10, И совпадени и схемы 12, 13 сравнени .which consists of the matching device 2, the amplifier-limiter 3, the integrator 4, the driver 5 reset pulses and the keys 6, 7. In addition, the device includes the circuits 8, 9, 10, And matches and the circuits 12, 13 of the comparison.

Первый сигнал t/i с выхода согласующего устройства 2 поступает на усилитель-ограничитель 3, где формируютс пр моугольные импульсы разной пол рности, поступающие на двухпол рный интегратор 4, который осуществл ет их интегрирование в течение каждого полупериода следовани пр моугольных импульсов . Напр жение на выходе интегратора возрастает по закону «пилы, достига амплитуды входного сигнала, в конце его длительности . В тот же момент на интегратор 4 поступает импульс сброса с формировател 5The first signal t / i from the output of the matching device 2 is fed to the amplifier-limiter 3, where rectangular pulses of different polarity are generated, fed to a two-pole integrator 4, which integrates them during each half-cycle of the rectangular pulses. The voltage at the integrator output increases according to the saw blade law, reaching the amplitude of the input signal, at the end of its duration. At the same time, the integrator 4 receives a reset pulse from the driver 5

импульсов сброса, и интегратор мгновенно разр жаетс . В результате на выходе интегратора образуютс пилообраные разнопол рные сигналы той же частоты, что и входные сигналы . Пилообразные импульсы с выхода интегратора 4 поступают на схему выделени мгновенного значени амплитуды пилообразного импульса через определенный промежуток времени, в зависимости от частоты следовани тактовых импульсов, состо щую из ключа 6 и генератора 1 тактовых импульсов. Наreset pulses, and the integrator is instantly discharged. As a result, at the integrator output, a sawtooth of different polarity signals of the same frequency as the input signals is formed. The sawtooth pulses from the output of the integrator 4 are fed to a circuit for extracting the instantaneous amplitude value of the sawtooth pulse after a certain period of time, depending on the frequency of the clock pulses, consisting of the key 6 and the clock pulse generator 1. On