SU911698A2

SU911698A2 - Pulse amplitude-to-dc voltage converter

Info

Publication number: SU911698A2
Application number: SU802935738A
Authority: SU
Inventors: Юрий Иванович Сокалин; Виталий Николаевич Чкана; Анатолий Иванович Тихонов
Original assignee: Предприятие П/Я Г-4287
Priority date: 1980-06-06
Filing date: 1980-06-06
Publication date: 1982-03-07

Description

Изобретение относитс к импульсной технике, и может быть использовано в измерител х параметров импульсных сигналов повышенного быстродействи .The invention relates to a pulse technique, and can be used in measuring parameters of pulse signals of increased speed.

По основному авт. св. № 473292 известен преобразователь амплитуды импульсов в посто нное напр жение, содержащий последовательно соединенные элемент сравнени , расширитель, интегратор, состо щий из усилител интегрирующей цепи и цепи обратной св зи, причем выход интегратора соединен с одним из двух входов эле-v мента сравнени , второй элемент сравнени , первый вход которого соединен с одним из входов первого элемента сравнени непосредственно, а второй с другим входом - через элемент согласовани , причем выход второго элемента сравнени соединен через расширитепь со входом усилител интегратора 1.According to the main author. St. No. 473292 is known a pulse-to-voltage amplitude converter containing a series-connected reference element, an expander, an integrator consisting of an integrating circuit amplifier and a feedback circuit, the integrator output being connected to one of two inputs of the comparison element, the second a comparison element, the first input of which is connected to one of the inputs of the first comparison element directly, and the second to the other input through a matching element, and the output of the second comparison element is connected through extension ritep to the input amplifier of the integrator 1.

Однако известный преобразователь облёща т недостаточно высоким быстродействием .However, the known converter area is not high enough speed.

Цель изобретени - повышение быстродействи устройства.The purpose of the invention is to increase the speed of the device.

Поставленна цель достигаетс тем, что в преобразователь амплитудыThe goal is achieved by the fact that the amplitude converter

импульсов в посто нное напр жение, содержащий последовательно соединенные элемент сравнени , расширитель, интегратор,-состо щий из усилител , интегрирующей цепи и цепи обратной св зи, причем выход интегратора соединен с одним из двух входов элементов сравнени , второй элемент сравнени , первый вход которого соеди10 нен с одним из входов первого элемента сравнени непосредственно, а второй с другим входом - через элемент согласовани , причем выход Второго элемента сравнени соеди15 нен через расширитель со входом усилител интегратора, введены последовательно соединенные импульсный усилитель, элемент ИЛИ, счетчик импульсов , аналоговый ключ, выход ко20 торого подключен ко входу усилител интегратора, причем вход импульсного усилител подключен к выходу элемента согласовани , вход сброса счетчика импульсов - к выходу рас25 ширител , второй вход элемента ИЛИ к шине сброса, а управл ющий вход аналогового ключа - к шине источника напр жени разр да.pulses in a constant voltage containing serially connected reference element, expander, integrator, consisting of an amplifier, an integrating circuit and a feedback circuit, the integrator output being connected to one of two inputs of the comparison elements, the second comparison element, the first input of which connect 10 to one of the inputs of the first comparison element directly, and the second to the other input through a matching element, and the output of the second comparison element is connected through an expander to the amplifier input an integrator a, a series-connected pulse amplifier, an OR element, a pulse counter, an analog switch, the output of which is connected to the input of the integrator amplifier, the input of the pulse amplifier connected to the output of the matching element, the reset input of the pulse counter — to the output of the spreader, the second input of the OR element to the reset bus, and the control input of the analog switch to the discharge voltage source bus.

На чертеже приведена структурна The drawing is structural

30 схема устройства.30 diagram of the device.

Устройство содержит элемент 1 сравнени , расширитель 2 импульсов, интегратор 3, состо щий из усилител 4 и интегрирующей цепи на резисторе 5, конденсаторе 6, второй элемент 7 сравнени , элемент 8 согласо ани , расширитель 9, импульсный усилитель 10, элемент 11 ИЛИ, счётчик 12 импульсов, управл емлй ключ 13, шину 14 сброса, шину 15 источни-на напр жени разр да.The device contains a comparison element 1, a pulse expander 2, an integrator 3 consisting of an amplifier 4 and an integrating circuit on a resistor 5, a capacitor 6, a second comparison element 7, a matching element 8, an expander 9, a pulse amplifier 10, an element 11 OR, a counter 12 pulses, control key 13, reset bus 14, bus 15 source-to-discharge voltage.

Устройство работает следующим образом. The device works as follows.

При поступлении на вход устройства последовательности импульсов на выходе элемента d по вл ютс усиленные импульсы, KOTOj je после расширител 2 поступают на вход интегратора 3, состо щего из резистора 5, усилител 4 и конденсатора б-.. Одновременно входные импульсы, уменьшенные по., амплитуде на выходе элемента 8 согласовани , поступают через элемент 7 на расширитель 9, выходные импульсы которого непосредственно поступают на вход усилител 4 и ускоренно зар жают интегратор б до тех пор, пока напр жение посто нного тока на его выходе не достигнет амплитуды импульсов на выходе элемента 8. Окончательное выравнивание величин выходного напр жени интегратора 3 и амплитуды входных импульсов производитс путем дозар да интегратора 3 и импульсами, поступающими на его вход с выхода расширител 2 через резистор 5. Одновременно импульсы со входа преобразовател через элемент 8 поступают на импульсный усилитель 10, который формирует импульсы посто нной амплитуды. Эти импульсы далее через элемент 11 поступгиот на счетчик 12, выход которого подключен к управл ющему входу ключа 13 В режиме зар да интегратора и в установившемс режиме на выходе расширител 2 периодически по вл ютс импульсы , которые сбрасывают счетчик 12. Коэффициент делени счетчика 12 выбран таким, что при любой частоте входных импульсов, лежащей в рабочем диапазоне частот, на выходе расширител 2 до момента переполнени счетчика 12 успевает сформироватьс импульс сброса, устанавлийающий счетчик 12 в нулевое состо ние.When a sequence of pulses arrives at the input of the element d, amplified pulses appear, KOTOj je after the expander 2 enters the input of the integrator 3, consisting of resistor 5, amplifier 4 and capacitor b-. Simultaneously, the input pulses reduced by. the amplitude at the output of the matching element 8, goes through the element 7 to the expander 9, the output pulses of which are directly fed to the input of the amplifier 4 and the integrator b is rapidly charged until the DC voltage at its output reaches em amplitudes of the pulses at the output of the element 8. The final alignment of the values of the output voltage of the integrator 3 and the amplitudes of the input pulses is done by metering the integrator 3 and the pulses coming to its input from the output of the expander 2 through a resistor 5. At the same time, the pulses from the converter input through element 8 arrive to the pulse amplifier 10, which generates pulses of constant amplitude. These pulses then go through the input element 11 to the counter 12, the output of which is connected to the control input of the key 13 In the integrator charging mode and in the steady state, the output of the expander 2 periodically appears pulses that reset the counter 12. The division factor of the counter 12 is selected that at any frequency of the input pulses lying in the working frequency range, at the output of the expander 2, until the counter 12 overflows, a reset pulse is generated that sets the counter 12 to the zero state.

образом, вновь введенные элементы, представл ющие собой схему ускоренного разр да, при увеличении амплитуды входных импульсов и в установившейс режиме не вли ют на работу Thus, the newly introduced elements representing the accelerated discharge scheme, with an increase in the amplitude of the input pulses and in the steady state, do not affect the operation

интегратора-3. При уменьшении амплитуды входных импульсов напр жение, поступающее с выхода интегратора 3 на вход элемента 1, превышает амплитуду входных импульсов, поэтому наintegrator-3. When the amplitude of the input pulses decreases, the voltage coming from the output of the integrator 3 to the input of the element 1 exceeds the amplitude of the input pulses, therefore

0 выходе элемента 1 и расширител 2 импульсы отсутствуют. Счетчик 12 считает импульсы до переполнени и открывает ключ 13, через котб1«й на вход интегратора 3 с шины 15 источника поступает напр жение, под действием которого интегратор быстро разр жаетс до порога срабатывани элемента 1. После этого счетчик 12 сбрасываетс и преобразователь переходит в режим динамического равновеси выходного напр жени и нового уменьшенного значени амплитуды входных импульсов. Если же на входе преобразовател , вообще отсутствуют0 output element 1 and expander 2 pulses are missing. The counter 12 counts the pulses before overflow and opens the key 13, through which the input of the integrator 3 from the source bus 15 is supplied, the voltage under which the integrator quickly discharges to the threshold of the element 1. Thereafter, the counter 12 is reset and the converter enters the mode dynamic equilibrium of the output voltage and a new reduced amplitude of the input pulses. If there is no input at all

5 импульсы, то сброс интегратора осуществл етс импульсами, формируе ми с частотой повтсфеии , нгшример сети, и поступающими на счетчик 12 через элемент 11 с шины 14 сброса.5 pulses, the integrator is reset by pulses formed with a repeating frequency, a network network, and arriving at the counter 12 via element 11 from the reset bus 14.

Claims

1. USSR author's certificate 473292, cl. H 03 K 4/12, 03/01/74.

entrance