SU451992A1 - Реверсивный сумматор - Google Patents

Реверсивный сумматор

Info

Publication number
SU451992A1
SU451992A1 SU1956426A SU1956426A SU451992A1 SU 451992 A1 SU451992 A1 SU 451992A1 SU 1956426 A SU1956426 A SU 1956426A SU 1956426 A SU1956426 A SU 1956426A SU 451992 A1 SU451992 A1 SU 451992A1
Authority
SU
USSR - Soviet Union
Prior art keywords
zero
reversible
inputs
outputs
anode
Prior art date
Application number
SU1956426A
Other languages
English (en)
Inventor
Владимир Иванович Жулев
Гардон Антонович Садовский
Original Assignee
Рязанский Радиотехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Рязанский Радиотехнический Институт filed Critical Рязанский Радиотехнический Институт
Priority to SU1956426A priority Critical patent/SU451992A1/ru
Application granted granted Critical
Publication of SU451992A1 publication Critical patent/SU451992A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в вычислительных уст ройствах , устройствах статистического анализа , в автоматических измерительных приборах . Известны реверсивные сумматоры, со держащие в каждом разр де цифровой газоразр дный индикатор, например, типа ИН-2 катод и экран которого через соответствующие резисторы подключены к источнику питани , дешифратор, входами соединенный с выходамц реверсивного двоичного счетчик{1 , схемы И, коммутатор и схему управиени  реверсом. ПредложенньШ сумматор отличаетс от известных тем, что в нем выходы схемы управлени  реверсом соединены с управл ющими входами коммутатора, со входами реверсивного деоичного счетчика и первыми входами сзсем И, подключенных вто« рыми входами к нулевому выходу дещифр тора, другие выходы которого подключены к соответствующим гругаюм анодов цифро вого газоразр дного индикатору нулевой и последний аноды которого соединены через соответствующие резисторы с выходами схем И ц подключены непосредственно к соответствующим рабочим входам . мутархгра, св занного BHXOi oM со входом следующего разр да сумматора и с установочным входом реверсивного счетчика, одключенного счетным входом к выходу преьщущего разр да сумматора. Это позвол ет расщирить область применени  и повысить точность работы сумматора . Схема устройства приведена на чертеже. Устройство содержит газоразр дный индикатор 1, например типа ИН-20. катод и экран которого через соответствующие резисторы 2 подключеща к источнику питани  3, дещи(}5)атор 4, реверсивный двоичный счетчик 5, две схемы И 6, 7, коммутатор 8, схему 9 управлени  реверсом и резисторы 10, 11. Устройство работает следующим образом. ; Пусть в исходном состо нии схема пo готовлена дл  работы в режиме сложени . При этом шина Сложение находитс  под Нулевым потенциалом, а на шину BbiHHTav ние подано напр жение отрицательной пол рности . Управл ющие напр жени  на шинах создаютс  на выходе схемы 9, например триггера. Линейный цифровой газоразр дный индикатор 1 подключен через резиз оры 2 к источнику питани  3, причем три его группы анрдов 1 2 соединены к соответствующим выходам дешифратора 4, который представл ет собой диодный матричный дешифратор, сигналы с выходов 1, 2 которого с /целью получени  высоких управл ющих напр жений инвертированы . Реверсивный двоичный счетчик 5 представл ет собой двухразр дный счетчик с внутренней обратной св зью, исключающей в режиме счета нулевое состо ние. В исходном положении он находите в нулево1у состо нии (ОО), поэтому управл ющее напр жение снимаетс  с выхода В дешифратора 4, а выходы В , В и В, соответ ствующие состо ни м счетчика 01, 10 11, наход тс  под отрицательным потенциалом . Напр жение отрицательной пол рнорти с выхода В дешифратора 4 подводитс  к схемам И 6 и 7. Так как второй вход схемы И 6 подключен к шине . Вычитание, наход щейс  под отрицательным напр жением, то схема И 6 открыта и нулевой анод А газоразр дного индикатора 1 находитс  под нулевым потенциалом . К последнему его аноду А | приложено отрицательное напр жение (схема И 7закрыта). Следовательно, в исходном положении горит нулевой анод А,,, так как только дл  него удовлетвор етс  условие зажигани . С приходом первого импульса реверсив ный двоичный счетчик 5 переводитс  в состо ние 01, в результате чего на выход 8дешифратора 4 по вл етс  нулевой потенциал , и горение с нулевотю анода А, переноситс  на первый анод группь А Аналогично при изменении состо ни  реверсивного двоичного счетчика 5 осущесрвл етс  перенос газового разр да на аноАО и т. д. Таким образом ды группы А2, происходит счет в пр мом направлении до полной емкости газоразр дного индикатора 1, При зажигании последнего анода третьей группы, соседнего с анодом Aj, с резистора 11 снимаетс  выходной сигнал, поступающий через коммутатор 8 на счетный вход следующего разр да. Одновременно выходной сигнал устанавливае реверсивньШ двоичный Ъчетчик 5 в нулевом состо нии (ОО), что обеспечи ает перенос горени  снова на нулевой анод А Дальнейший процесс счета происходит ан( jjpriraHO описанному выше. С поступлением сигнала реверсировани  (по шине Сложение подаетс  отрицатель ное напр жение, по шине Вычитание нулевой потенциал) счетчик ставитс  в режим вычитани . Следовательно, газоразр дный индикатор 1 будет считать в обратном направлении. При зажигании первого анода первой 1 группы, соседнего с нулевым анодом А, с резистора 10 снимаетс  выходной сигнал который через коммутатор 8 проходит на i следующий разр д дл  вычитани  из него единицы. Этим же сигналом реверсивный двоичный счетчик,5 ставитс  в нулевое состо ние (00), при этом горение переносит с  на последний анод А-П/(так как схема И 7 открыта, а схема И 6 закрыта). Коммутатор 8 может быть выполнен на логических схемах И, ИЛИ и упра .л етс  потенциалами с шин реверсировани  .от схемы управлени  реверсом 9. Предмет изобрет е н и   Реверсивный сумматор, содержащий в каждом разр де цифровой гасзоразр дный индикатор, катод и экран которого через соответствующие резисторы подключены к источнику питани , дешифратор, входами соединенный с выходами реверсивного дво- ичного счетчика, две схемы И, коммутатор и схему управлени  реверсом, о т л ичакзщийс  тем, что, с целью расширени  области применени  и повыщени  точности работы, сумматора, в нем выходы схемы управлени  реверсом соединены сортветственно с управл ющими входами ком- мутатора, со/входами реверсивного двоичИрго счетчика и первыми входами схем И, подключенных вторыми входами к нулевому выходу дешифратора, другие выходы котоiporo подключены к соответствующим анодов цифрового газоразр дного индикатора , Hy iBBoli и последний аноды которых соединены через соответствующие резисторы с выходами схем И и подключены непосредственно к соответствующим рабочим входам коммутатора, св занного вы- , ходом со входом следующего :разр да сум- ° матора и с установочным входом реверсивного двоичного счетчика, подключенного счетным входом к выходу хфедыдущего раз ,р да сумматора.
H, TjTXj
10
и,
в.
а
LLQ
i
--Слож
Bblff
SU1956426A 1973-08-13 1973-08-13 Реверсивный сумматор SU451992A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1956426A SU451992A1 (ru) 1973-08-13 1973-08-13 Реверсивный сумматор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1956426A SU451992A1 (ru) 1973-08-13 1973-08-13 Реверсивный сумматор

Publications (1)

Publication Number Publication Date
SU451992A1 true SU451992A1 (ru) 1974-11-30

Family

ID=20563721

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1956426A SU451992A1 (ru) 1973-08-13 1973-08-13 Реверсивный сумматор

Country Status (1)

Country Link
SU (1) SU451992A1 (ru)

Similar Documents

Publication Publication Date Title
US2462275A (en) Electronic computer
US3517175A (en) Digital signal comparators
US3585634A (en) Cyclically operating analog to digital converter
US2843320A (en) Transistorized indicating decade counter
SU451992A1 (ru) Реверсивный сумматор
US2780409A (en) Binary accumulator circuit
US3389270A (en) Semiconductor switching circuit
US3188520A (en) Semiconductor counter circuit for driving decade indicator
SU375789A1 (ru) Коммутирующее устройство
GB766988A (en) Improvements relating to valve chain circuits
SU400037A1 (ru) Десятичный счетчик
SU585508A1 (ru) Устройство дл индикации
US3316492A (en) Signal processing system employing reference-signal controlled-integrator for integrating resultant of two summing-circuits having complementary inputs
SU705689A1 (ru) Счетчик
SU1128263A1 (ru) Устройство дл вычислени булевых производных
SU681431A1 (ru) След щий стохастический интегратор
SU578646A1 (ru) Устройство дл совместной работы цифровых и аналоговых вычислительных машин
Couffignal Technical Developments: Report on the Machine of the Institut Blaise Pascal
SU149944A1 (ru) Аналогово-цифровое вычислительное устройство
SU1152037A1 (ru) Реверсивный регистр сдвига
SU1312613A1 (ru) Устройство дл вычислени среднего арифметического
SU1064478A1 (ru) Пересчетна декада
SU375798A1 (ru) ВСЕСОЮЗНАЯ '?HTH9-T?X;;*i^iE-4
SU830378A1 (ru) Устройство дл определени поло-жЕНи чиСлА HA чиСлОВОй ОСи
SU363214A1 (ru)