SU451199A1 - Делитель частоты с автоматически измен ющимс коэффициентом делени - Google Patents
Делитель частоты с автоматически измен ющимс коэффициентом делениInfo
- Publication number
- SU451199A1 SU451199A1 SU1739889A SU1739889A SU451199A1 SU 451199 A1 SU451199 A1 SU 451199A1 SU 1739889 A SU1739889 A SU 1739889A SU 1739889 A SU1739889 A SU 1739889A SU 451199 A1 SU451199 A1 SU 451199A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary
- frequency divider
- divider
- division factor
- variable division
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
изобретение относитс к импульсной радиотехнике и иожет быть использовано в управл ющих устройствах дл разгона и ториожени шаговых двигателей.
Известны управл емые делители частоты, содержащие двоичный делитель и схему записи параллельного кода. В известных устройствах используют схемы на аналоговых элементах .
Целью изобретени вл етс монотонное увеличение /уменьшение/ коэффициента делени в заданном диапазоне.
Дл этого в делитель введен реверсивный двоичный счетчик, выходы разр дов коториго соединены со схемой записи и через дешифратор св заны со схемами И, вторые входы которых подключены к выходу двоичного делител частоты третьи входы св заны с шинами суммирование и вычитание, а
выходыт-с соответствующими счетными входами реверсивного счетчика.
На чертеже приведена блок схема делител .
Делитель частоты с автоматически измен ющимс коэффициентом делени содержит двоичный делитель частоты I, схему записи параллельного кода 2, реверсивный двоичный счетчик 3, дешифратор н, схему И 5.
Делитель работает следующим образом .
%пульсы внешнего генератора с частотой Fgx поступают на вход двоичного делител частоты i. %пульсы переполнени с выхода двоич ного делител I через схему записи 2 переписывают пр мой код из реверсивного счетчика 3 в делитель частоты 1 и через одну из схем И 5 поступают на вход реверсивного счетчика 3. например вход Суммирование. Частота на
выходе двоичного, делител X равна г - бх
Ъы1( 21д/
где п - число разр дов двоичного
делител ,N - число в реверсивном счет ,, чике,
стота на выходе двоичного делител i будет возрастать до по влени в реверсивном счетчике 3 кода f MOffc
который через дешифратор ч запирает соответствующую схему И 5,
При поступлении разрешающего потенциала на шину вычитание J число в реверсивном двоичном счетчике 3 уменьшаетс , соответственно снижаетс частота на выходе двоичного делител J-. ПРЕДМЕТ ИЗОБРЕТЕНИЯ
Делитель частоты с автоматически измен ющимс коэффициентом делени , содержащий двоичныа делитель и схему записи параллельного кода, отличающийс .тем, что с целью монотонного увеличени (уменьшени ) коэффициента делени в заданном диапазоне, он содержит реверсивный двоичный счетчик , дешифратор и две схемы И, причем выходные разр ды реверсивного двоичного счетчика соединены со схемой записи параллельного кода и через дешифратор - с первыми входами обеих схем И, вторые входы которых подключены к выходу двоичного делител , третьи входы св заны соответственно с шинами суммирование и вычитание, а выходы - с соответствующими счетными входами реверсивного двоичного счетчика.
Ffy
А
т
Вход
/т Су Ро1о I //1/е
Sxo udbivumofHue
6
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1739889A SU451199A1 (ru) | 1972-01-19 | 1972-01-19 | Делитель частоты с автоматически измен ющимс коэффициентом делени |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1739889A SU451199A1 (ru) | 1972-01-19 | 1972-01-19 | Делитель частоты с автоматически измен ющимс коэффициентом делени |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU451199A1 true SU451199A1 (ru) | 1974-11-25 |
Family
ID=20500746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1739889A SU451199A1 (ru) | 1972-01-19 | 1972-01-19 | Делитель частоты с автоматически измен ющимс коэффициентом делени |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU451199A1 (ru) |
-
1972
- 1972-01-19 SU SU1739889A patent/SU451199A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3567968A (en) | Gating system for reducing the effects of positive feedback noise in multiphase gating devices | |
| SU451199A1 (ru) | Делитель частоты с автоматически измен ющимс коэффициентом делени | |
| GB1497479A (en) | Frequency dividing arrangements and to electronic timepieces including the same | |
| US3284715A (en) | Electronic clock | |
| GB1289799A (ru) | ||
| GB1216081A (en) | Electronic logic element | |
| GB981296A (en) | Improvements in or relating to digital registers | |
| US4139840A (en) | Ladderless D/A converter | |
| US3292173A (en) | Digital decoding apparatus | |
| GB1151725A (en) | Register controlling sytem. | |
| SU410423A1 (ru) | ||
| GB1281369A (en) | Improvements in and relating to logic units and analog to digital converters comprising the same | |
| SU587628A1 (ru) | Делитель частоты следовани импульсов | |
| SU1128390A1 (ru) | Делитель частоты следовани импульсов | |
| GB1114594A (en) | Improvements in or relating to electronic data conversion systems | |
| SU641658A1 (ru) | Многопрограмный делитель частоты | |
| SU718918A1 (ru) | След ща цифрова декада | |
| SU976503A1 (ru) | Перестраиваемый делитель частоты | |
| SU409386A1 (ru) | Десятичный счетчик | |
| SU744526A1 (ru) | Формирователь равновесных кодов | |
| SU425182A1 (ru) | Частотно-импульсный функциональный преобразователь | |
| SU777825A1 (ru) | Счетчик импульсов | |
| JPS5337372A (en) | Digital value set circuit | |
| SU762198A1 (ru) | Делитель частоты следования имп^бсоц. с переменным коэффициентом деления | |
| SU438005A1 (ru) | Устройство дл определени экстремума |