SU448611A1 - Устройство дл цифровой многочастотной манипул ции - Google Patents

Устройство дл цифровой многочастотной манипул ции

Info

Publication number
SU448611A1
SU448611A1 SU1696006A SU1696006A SU448611A1 SU 448611 A1 SU448611 A1 SU 448611A1 SU 1696006 A SU1696006 A SU 1696006A SU 1696006 A SU1696006 A SU 1696006A SU 448611 A1 SU448611 A1 SU 448611A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
circuits
input
outputs
register
Prior art date
Application number
SU1696006A
Other languages
English (en)
Inventor
Леопольд Михайлович Березницкий
Нелли Павловна Дмитриева
Original Assignee
Предприятие П/Я Г-4321
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4321 filed Critical Предприятие П/Я Г-4321
Priority to SU1696006A priority Critical patent/SU448611A1/ru
Application granted granted Critical
Publication of SU448611A1 publication Critical patent/SU448611A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Изобретение относитс  к оо ласти св зи тонального телеграфировани  с кодо-импульсной модул цией . Известны устройства дл  цифровой многочастотной манипул ции содержащие р-разр дный регистр приема, манипул тор, управл емый опорным генератором через цифрово делитель частоты, схемы И и ИЛИ. Дель изобретени  - расшире низ функциональных возможностей а также повышение точности и быст родействи . Это достигаетс  тем, что в предлагаемом устройстве одйн из выходов входного блока управленад подключен к входу цифрового делИ тел  частоты, а другой его выход - к входу регистра приема, выходы (/- v) разридов иоторого ча рез схемы И, управл емые с одно го из парафазных выходов манипулн тора, подключены к одному из входов соответствующих схем ИЛИ, к другому входу которых ПОДКЛ(ичаНЫ выходы ()-PJ разр дов регистра приема через схемы И, управл емые с другого пара азного выхода манипул тора 5 причем к третьему входу упом нутых схем ИЛИ подключеиы выходы соответствующих разр дов дополнительного регистре сдвига, управлнеыого с выхода опорного генератора, а их выходы соединены с соответствую щимй входами дополнительной схемы И, выход которой подключен к счетному входу формировател  функций непосредственно и к входу об нулени  дополнительного регистра сдвига через вспомогательную схему ИЛИ к одному из входов которой подключен выход цифрового делител  частоты. На чертеже изображена блоксхеыа предлагаемого устройства дл  цифровой многочастотной уанйпул ции , Схема содержит регистр I приела , блок управлени  2, манипул  тор 3, цифровой делитель частоты 4, опорный генератор частоты 5, дополнительную схему И 6, формирователь функций 7, дополнительный
регистр сдвига 8, схемы И 9,
схемы ИЛИ 10, дополнительную схему ИЛИ II.
Регистр I приема команд состоит из р статических триггеров, образующих этот регистр и своими входами соединенных с блоком уп равлени  2. Блок управлени  2 состоит из :трехвходных ключей приема , входы которых соединены с ЦВМ, а выходы соединены поразр дно с соответствующими входами реги стра команд I и цифрового делите л  частоты 4. ,
Первые входы р схем И соединены поразр дно с р выходами регистра I, вторые входы этих от I до /2. схем соединены с одним выходом манипул тора 3, а вторые входы остальных от (Р/г--О до р схем соединены с противо фазным выходом манипул тора 3,
Первые входы Р/2 схем ИЛИ пор зр дно соединены с выходами регистра от I до % со схемами И 9, вторые входы которых соединены пор зр дно с выходами остальных от ( JT) . до р схем И 9, третьи - с пор зр дными /2. выходами дополнительного регистра сдвига 8.
Манипул тор 3 представл ет собой счетный триггер, раздельные коллекторные выходы которого соединены со всеми вторыми входами схем И 9.
цифровой делитель частоты 4 предназначен дл  делени  выраба тываемой опорным генератором 5 имп льсной последовательности на коэффициент , равный дес тичному значению двоичного кода, вводимого в этот делитель от ЦВМ через блок 2, при этом цифровой делитель 4 включает в себ  триггерный регистр пам ти, разр дные входы триггеров которого соединены с соответствующими входами ключей приема блока дополнительным регистром сдвига б, счетный вход которого соединен с выходом генератора 5, при этом счетчик регистра сдвига выполнен на последовательных  чейках пересчета , например триггерах.
Опорный генератор частоты 5
представл ет собой осцилл торную схему кварцевого автогенератора; Р/2 входов дополнительной схемы 6 соединены с соответствую щими выходами схем ИЛИ.
Формирователь функций 7 предназначен дл  формировани  из подаваемой на вход этого формировател  импульсной последовательности аналоговых напр жений различ ных периодических функциональных видов (например, синусоидальных) с частотой в а раз меньше частоты следовани  входной импульсной последовательности при этом фор: мирователь 7 включает в себ  1Ю версивный счетчик, счетный вход которого соединен с выходом схемы и 6 и через дополнительную схему ИЛИ II и входом дипилнительного регистра сдвига 8,
дополнительный регистр сдвига В выполнен на последовательно соединенных  чейках пере счета тактовой импульсной после довательности , подаваемой на счетный вход дополнительного регистра сдвига 8. При этом разр дные вы ходы каждой из Р/г  чеек счетчика регистра сдвига 8 соединены с соответствующими третьими входами схем ИЛИ 10, а входы обнулени  этих  чеек - с выходом дополнительной схемы ИЛИ II, второй вход которой соединен с выходом делител  4 и входом манипул тора 8.
Устройство работает следующим образом.
Параллельный потенциальный I двоичный код установки величины девиации манипулированного сигнала подаетс  от ЦВМ через блок управлени  2 в регистр 1 приема команд и записываетс  на триггерах этого регистра, при этом на триггерах
( - %) начина  с первого, записываетс  код /V/y, определ  ющий величину нижней манипулиро ванной частоты f. а на триггерах ()j начина  с С % i), записываетс  код /V определ ющий величину верхней манипу ированной частоты / .
Параллельный потенциальный двоичный код /VW установки манипулирующей частоты Гм подаетс  oi ЦВМ через блок 2 на цифровой управл емый делитель частоты 4.
Код A/v, определ ющий величину нижней манипулированной
частоты с триггеров регистра, прикладываетс  поразр дно к пер выи входам от I до у/2 схем
Код A/k, определ ющий величину верхней ианип лированной частоты с триггеров регистра I, прикладываетс  поразр дно к первый входам о Р/2 - 1 до р схем И 9.
Импульсна  последователь кость с частотой /г вырабатываема  опорным генератором частоты 5, поступает на вход регистра сдвига 8 и одновременно на вход цифрового делител  частоты 4, с выхода которого поделенна  в соответствии с записанным кодом числа Л/л/ импульсна  последовательность частоты 2Гму выражаема  зависимостью поступает на вход манипул тора 3, который формирует на своих раздельных выходах сдвинутые по фазе на 180° манипулирующие меандры, каждый ив которых прикладываетс  к вторым входам схем И.
поочередно списанные с регистра I приема команд инверсные коды чисел нижней /V// или верхней NL манипулированных час тот с выходов соответствующих схем И прикладываютс  к первым вхо дам I с выходов (- т) схем и к вторым входам L с выходов () схем схем ИЛИ 10, при этом на третьи входы этих схем ИЛИ поразр дно с выходов регистра сдвига 8 прикладываютс  монотонно возрастаю щие значени  кодов двоичных чисел от О до такого кода числа который  вл етс  равным коду числа нижней /VH или верхней Л/ манипулированной частоты, прило же иному к входам схем ИЛИ, в
зависимости от состо ни  манипул тора 3.
В момент равенства кода, инверсно приложенного к входам схем ИЛИ, и кода регистра сдвига 8, приложенного к третьим входам схем ИЛИ с выхода схем И им пульсные значени  единиц при кладываютс  к Р/ входам дополнительной схемы И 6, с выхода которой перепад напр жени  поступает на входы обнулени  регистра сдвига 8 и через схему ИЛИ 11
В виде сформулированного импуль са прикладываетс  к входу формировател  функций 7; при этом длительность этого импульса ъпре дел етс  суммарным временем задержки логических элементов. Регистр сдвига 8 устанавливаетс  в исход ное состо ние, и цикл делени  повтор етс . Формирователь функций 7 формирует из поделенной импульсной последовательности, поступающей на его вход, периодическую аналоговую функцию (например, синусоидальную ) с числом квантов на период формируемой функции, определ ющим коэффициент делени  частоты { /г ) этого формировател 
ПРЕДМЕТ ИЗОБРЕТЕНИЯ Устройство дл  цифровой многочастотной манипул ции, содержащее р-разр дный регистр приема, манипул тор, управл емый опорным генератором через цифровой дели тель частоты, схемы И и ИЛИ отличающеес  тем,что, с целью расширени  функциональ ных возможностей, а также повыше ни  точности и быстродействи , один из выходов входного блока управлени  подключен к входу цифро вого делител  частоты, а другой
прил емые с одного из парафазных выходов манипул тора, подключены к одному из входов соответствующих схем ИЛИ, к другому входу которых подключены ,ы1(+1) разр дов регистра приема через схемы И, управл емые с другого парафазного выхода манипул тора,
причем к третьему входу упом нутых схем ИЛИ подключены выходы соответствующих разр дов дополнительного регистра сдвига, управл емого с выхода опорного генератора, а их выходы соединены с соответствующими входами дополнительной схемы И, выход которой иодклю чен к счетному входу формирова телп ц ункцим нспоиродственно и к входу обнулени  дополнительного регистра сдвига через вспомогательную схему , н одному из входов которой подключен выход цифрового делител  частоты.
SU1696006A 1971-09-13 1971-09-13 Устройство дл цифровой многочастотной манипул ции SU448611A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1696006A SU448611A1 (ru) 1971-09-13 1971-09-13 Устройство дл цифровой многочастотной манипул ции

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1696006A SU448611A1 (ru) 1971-09-13 1971-09-13 Устройство дл цифровой многочастотной манипул ции

Publications (1)

Publication Number Publication Date
SU448611A1 true SU448611A1 (ru) 1974-10-30

Family

ID=20487522

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1696006A SU448611A1 (ru) 1971-09-13 1971-09-13 Устройство дл цифровой многочастотной манипул ции

Country Status (1)

Country Link
SU (1) SU448611A1 (ru)

Similar Documents

Publication Publication Date Title
SU448611A1 (ru) Устройство дл цифровой многочастотной манипул ции
SU743161A1 (ru) Устройство формировани линейно- частотно-модулированных колебаний
SU884151A1 (ru) Счетчик импульсов
SU1529402A1 (ru) Цифровой синтезатор частот
SU1167708A1 (ru) Устройство дл формировани импульсов
SU546937A1 (ru) Перестраиваемый фазо-импульсный многоустойчивый элемент
SU1367153A1 (ru) Делитель частоты с дробным коэффициентом делени
SU836816A1 (ru) Частотно-фазовый манипул тор
SU748878A1 (ru) Распределитель импульсов
SU488344A1 (ru) Реверсивный распределитель
SU437061A1 (ru) Генератор цепеей маркова
SU1287281A1 (ru) Делитель частоты с дробным коэффициентом делени
SU1506553A1 (ru) Преобразователь частота-код
SU473990A1 (ru) Устройство дл задани скорости интерполировани
SU855732A1 (ru) Регистр сдвига
SU399063A1 (ru) Устройство для опроса датчиков
SU714634A1 (ru) Умножитель частоты
SU511589A1 (ru) Перестраиваемый фазоимпульсный многоустойчивый блок
SU924704A1 (ru) Устройство дл возведени в куб
SU461452A1 (ru) Сдвиговое устройство
SU525948A1 (ru) Устройство дл перебора сочетаний
SU437229A1 (ru) Делитель частоты
SU1171999A1 (ru) Устройство дл формировани импульсной последовательности
SU1444707A1 (ru) Система управлени
SU411653A1 (ru)