SU446599A1

SU446599A1 - Device for measuring the load of an excavator bucket

Info

Publication number: SU446599A1
Application number: SU1884236A
Authority: SU
Inventors: Анатолий Иванович Филиппенко; Инга Аполлоновна Савченко; Игорь Александрович Борисенков; Рифкат Сарыпович Шамсутдинов; Александр Сергеевич Перминов
Priority date: 1973-02-15
Filing date: 1973-02-15
Publication date: 1974-10-15

Description

Изобретение относитс к области автоматического контрол и учета основных показателей работы экскаваторов цикличного действи .The invention relates to the field of automatic control and accounting of the main indicators of cyclical excavator operation.

Известно устройство дл измерени величины загрузки ковша экскаватора, включающее аналого-дискретный лреобразователь, реверсивные счетные схемы, счетную схему числа преобразований, схемы «И, «ИЛИ, генератор нмлульсов, усилитель низкой частоты, двухполулерйодный выпр митель, пороговое устройство.A device for measuring the loading amount of an excavator bucket is known, including an analog-discrete converter, reversible counting circuits, a counting circuit of the number of transformations, AND, OR circuit, generator of pulses, low-frequency amplifier, two-half-round straightener, threshold device.

Цель изобретени - повысить .точность взвешивани ковша.The purpose of the invention is to increase the weighing accuracy of the bucket.

Достигаетс это тем, что устройство дл измерени величины загрузки ковша экскаватора выполнено со схемой «НЕ, выход которой соединен со входом аналого-дискретного преобразовател .This is achieved by the fact that the device for measuring the load of the excavator's bucket is made with an NOT circuit, the output of which is connected to the input of the analog-discrete converter.

Аналого-дискретный преобразователь содержит два преобразовател «напр жение - частота, выходы ,которых соединены с ервыми входами схем «И, вторые входы которых св заны с выходом -пускового триггера, третьи входы соединены параллельно с выходом схемы «НЕ, а выход одной из схем «И соединен со счетной схемой, выходы триггеров которой через схему «И и врем задерживающий элемент соединены с шиной сброса триггеров этой счетной схемы, соответствуюш ,:ие входы пускового триггера и триггера остановки соединены .параллельно, выход триггера остановки через последовательно соединенную другую схему «И и схемуThe analog-to-digital converter contains two voltage-frequency converters, outputs that are connected to the first inputs of the AND circuits, the second inputs of which are connected to the output of a trigger trigger, third inputs connected in parallel with the output of the NOT circuit, and the output of one of the "And connected to the counting circuit, the outputs of the triggers of which are connected through the circuit" And the time of the delaying element is connected to the resetting bus of the triggers of this counting circuit, corresponding to: the inputs of the trigger trigger and the stop trigger are connected in parallel. installation through a serially connected other scheme “And and the scheme

«ИЛИ св зан со вторым входом пускового триггера, а второй вход этой схемы «И соединен с входом врем задерживаюшего элемента . На чертеже представлена блок-схема устройства ."OR is connected to the second input of the trigger trigger, and the second input of this circuit is" And the time of the delaying element is connected to the input. The drawing shows the block diagram of the device.

Устройство содержит: аналого-дискретный преобразователь 1, реверсивные счетные схемы 2, 3, счетную схему 4 числа преобразований , схемы «И 5-10, схемы «ИЛИ 11, 12,The device contains: analog-to-discrete converter 1, reversible counting circuits 2, 3, counting circuit 4, the number of transformations, the circuit "And 5-10, the circuit" OR 11, 12,

схему «НЕ 13, генератор илшульсов 14, триггеры -15, 16 и 17, усилитель низкой частоты 18, двухполуперподный выпр митель 19, пороговое устройство 20 и счетную схему 21. Аналого-дискретный преобразователь 1 св зан с входом усилител низкой частоты 18, с выходом «НЕ 13, с входом счетной схемы 4, с входом «ИЛР1 12 и с входом триггера 7. Счетна схема 4 подключена соответствую1ЦИМИ выходами к схемам «И 5, 8, 9. Счетна "HE 13" circuit, oscillators 14, triggers -15, 16 and 17, low frequency amplifier 18, dual pole rectifier 19, threshold device 20 and counting circuit 21. Analog-discrete converter 1 is connected to the input of low frequency amplifier 18, s output “NOT 13, with the input of the counting circuit 4, with the input“ ILR1 12 and with the input of the trigger 7. The counting circuit 4 is connected to the outputs corresponding to the circuits “And 5, 8, 9. The counting

схема 21 св зана с выходами схем «И 7, «ИЛИ II и входами схем «И 8, 9.Circuit 21 is associated with the outputs of the And 7, Or Or II circuits and the And 8, 9 circuit inputs.

Генератор 14 через схему «И 7 подключен к соответствуюш.ему входу схемы «ИЛИ 12, выход которой св зан с входом реверсивной счетной схемы 3. Соответствующие входы счетной схемы 3 св заны с выходами триггера 17, а выходы через схему «И б подключены к входу триггера 16 и схемы «ИЛИ 11. Соогветствующие входы триггеров 16, 17 подключены параллельно, а выход триггера 16 св зан с другим входом «И 7. Выходы схем .«И 8, 9 через схему «И 10 св заны с входом счетной схемы 2 и входом схемы «ИЛИ 11. Выходы триггера 15 подключены Ю к соответствующим входам реверсивной счетНОй схемы 2. Аналого-дискретный преобразователь .1 содержит два преобразовател «напр жение - частота 22, 23, выходы которых п-одключены к соответствующим входам схем 15 «И 24, 25. Выход схемы «И 24 соединен с входом счетной схемы 26, выходы триггеров которой через схему «И 27 п врем задерживающий элемент 28 подключены к шине сброса. Выход схемы «И 27 подключен, ,кро- 20 ме того, к входу счетной схемы 4 и к входу схемы «И 29. Второй вход схемы ;«И 29 соединен с выходом триггера остановки 30, а выход 29 через схему «ИЛИ 31 подключен к входу пускового .триггера 32, другой вход .ко- 25 торого св зан с соответствующим входом триггера 30. Работает устройство следующим образом. Входной сигнал Их поступает на входы аналого-дискретного преобразовател 1 и усн- 30 лител низкой частоты 18, с выхода которого усиленный низкочастотный сигнал, характеризующий динамические процессы в .системе «к-овш - привод и вл ющийс помехой, поступает на выпр митель 19. Выходной сигнал 35 с выпр мител 19 поступает на пороговое устройство 20, которое формирует пр моугольные импульсы соответствующей длительности при превыщении переменной составл ющей сигнала определенного уровн . Выходной сигнал с порогового устройства 20 через схему «НЕ 13 соответствующим образом воздействует «а схемы «И 24, 25, подготавлива или запреща их работу. При поступлении сигнала по цепи 33 переключа- 45 етс триггер останов-ки, при этом исчезает сигнал «1 с соответствующего входа «И 29, и переключаетс пусковой триггер 32, в результате чего открываютс схемы «И 24, 25 и на их выходах по вл ютс импульсы х ча- 50 стотой преобразователей «напр жение - частота 22, 23, если уровень динамической помехи ,в измеренном сигнале не превышает установленного уровн . Эти преобразователи выполнены одинаково, на вход преобразова- 55 тел 22 подаетс посто нное напр жение 1, величина которого определ ет посто нный интервал интегрировани , а на вход преобразовател 23 поступает измер емый сигнал Ux, от гченный динамической помехой ИхСхемы «И 24, 25 работают только при уровне Ux, меньщем прин того, следовательно , преобразование Ux в пропорциональное 65 40 60 число импульсов обеспечиваетс при таком же условии. Выходные им.пульсы преобразовател 23 через схему «ИЛИ 12 поступают «а реверсивную схему 3, где суммируютс , так как соответствующим сигналом по цепи 34 реверсивна счётна схема 3 подготовлена дл работы в релчиме сложени . Импульсы с выхода схемы «И 24 лоступают на счетную схему 26. При достижении числа имлульсов определенного уровн срабатывает схема «И 27, в результате чего в счетной схеме 4 фиксируетс имлульс, сигнализирующий об окончании иервого интервала интегрировани , а счетна схема 26 через врем , определ емое элементом 28, приводитс в исходное состо ние. Далее процесс преобразовани сигнала U продолжаетс аналогичным образом. Окончание процесса многократного преобразовани измер емого сигнала м:ожет осуществл тьс дво ко. В первом случае окончание преобразовани наступает при поступлении сигнала по цепи 35, который переключает триггер остановки 30. В результате этого схема «И 29 подготавливаетс дл работы по соответствующему входу и в мОмент окончани очередного интервала интегрировани срабатывает, так .как на выходе «И 27 в этот момент .вырабатываетс импульс. Сигнал с выхода схемы «И 29 через схему «ИЛИ 31 поступает на триггер 32 и переключает его, в результате чего схемы «И 24, 25 закрываютс и процесс преобразовани заканчиваетс . Во втором случае процесс преобразовани заканчиваетс при достижении заданного числа интервалов интегрировани , что фиксируетс схемой «И 5. Выходной сигнал со схемы «И 5 через схему «ИЛИ 31 поступает на триггер 32 и переключает ело, в результате чего на схемах «И 24, 25 исключаютс услови совпадени всех входных сигналов, т. е. процесс преобразовани прекращаетс . Таким образом, в счетной схеме 4 фиксируетс число интервалов интегрировани , а в реверсивной счетной схеме 3 - сумма импульсов за все врем измерени . Выдача результата измерени осуществл етс после поступлени сигнала по цепи 34, от которого переключаютс триггеры 16, 17. При переключении триггера 17 реверсивна счетна схема 3 подготавливаетс дл работы в режиме вычитани , а в результате переключени триггера 16 на выходе схемы «И 7 по вл ютс импульсы с частотой генератора 14. Эти импульсы поступают на счетную схему 21 и через схему «ИЛИ 12 на реверсивную счетную схему 3. При достижении на счетной схеме 21 числа, записанного в счетной схеме 4, срабатывают схемы «И 8, 9, 10 и в реверсивной счетной схеме 2 фиксируетс импульс, а счетна схема 21 приводитс в нулевое состо ние. Процесс повтор етс многократно до момента достижени в реверсивной счетной схемеThe generator 14 through the circuit "And 7 is connected to the corresponding input of the circuit" OR 12, the output of which is connected to the input of the reversible counting circuit 3. The corresponding inputs of the counting circuit 3 are connected to the outputs of the trigger 17, and the outputs through the circuit "And b are connected to the trigger input 16 and the OR circuit 11. The corresponding inputs of the trigger 16, 17 are connected in parallel, and the trigger output 16 is connected to another input And 7. The output of the circuits. And 8, 9 through the circuit And 10 is connected to the input of the counting circuit 2 and the input circuit "OR 11. The outputs of the trigger 15 are connected to the corresponding inputs of the reverse account No.2 circuit. Analog-discrete converter .1 contains two voltage converters - frequency 22, 23, the outputs of which are p-connected to the corresponding inputs of circuits 15 "And 24, 25. The output of circuit" And 24 is connected to the input of counting circuit 26, the outputs of the triggers which through the circuit "And 27 p time delay element 28 is connected to the reset bus. The output of the circuit “And 27 is connected, moreover, to the input of the counting circuit 4 and to the input of the circuit“ And 29. The second input of the circuit; “And 29 is connected to the output of the stop trigger 30, and the output 29 through the circuit“ OR 31 connected to the start trigger input 32, the other input of which is connected with the corresponding trigger input 30. The device operates as follows. Input signal They are fed to the inputs of analog-to-discrete converter 1 and low-frequency suppressor 18, from the output of which an amplified low-frequency signal characterizing dynamic processes in the system "to-ovsh drive and acting as an obstacle, goes to the rectifier 19. The output signal 35 s rectifier 19 is fed to a threshold device 20, which generates square pulses of a corresponding duration when the variable component of a signal of a certain level is exceeded. The output signal from the threshold device 20 through the circuit "NOT 13 accordingly affects" and the circuit "And 24, 25, preparing or prohibiting their work. When a signal is received through the circuit 33, the stop trigger is switched, the signal "1 from the corresponding input" And 29 disappears, and the start trigger 32 switches, resulting in opening the "And 24, 25" circuits and at their outputs The pulses are x frequency transducers of the voltage-to-frequency converters 22, 23, if the level of dynamic disturbance in the measured signal does not exceed the set level. These converters are made in the same way, a constant voltage 1 is applied to the input of the converter 55, the value of which determines a constant integration interval, and the measured signal Ux received from the dynamic coupling IhSchema I 24, 25 is fed to the input of the converter 23 only when the level Ux is less than the accepted, therefore, the conversion of Ux to the proportional number 654060 pulses is provided under the same condition. The output pulses of converter 23 through the circuit OR 12 arrive at the reversing circuit 3, where they are summed up, since the reversible counter circuit 3 is prepared for operation in addition code by a corresponding signal on the circuit 34. The pulses from the output of the circuit "And 24 enter the counting circuit 26. When the number of pulses reaches a certain level, the circuit 27 turns on, resulting in the counting circuit 4 fixing the pulse indicating the end of the integration interval, and counting circuit 26 element 28 is reset. Further, the process of converting the signal U proceeds in a similar manner. End of the process of multiple conversion of the measured signal m: a double can be carried out. In the first case, the conversion ends when a signal arrives on circuit 35, which switches the stop trigger 30. As a result, the AND 29 circuit is prepared for work on the corresponding input and in the end of the next integration interval, it works, as at the output And 27 V this moment. an impulse is generated. The signal from the output of the circuit "AND 29" through the circuit "OR 31 enters the trigger 32 and switches it, with the result that the circuits" And 24, 25 are closed and the conversion process ends. In the second case, the conversion process ends when the specified number of integration intervals is reached, which is fixed by the AND circuit 5. The output signal from the AND 5 circuit through the OR 31 circuit arrives at trigger 32 and switches to low, resulting in AND 24, 25 circuits the conditions of coincidence of all input signals are excluded, i.e. the conversion process is terminated. Thus, in the counting circuit 4, the number of integration intervals is fixed, and in the reverse counting circuit 3 - the sum of pulses over the entire measurement time. The output of the measurement result is carried out after the arrival of a signal through the circuit 34, from which the triggers 16, 17 are switched. When the trigger 17 is switched, the reversible counter circuit 3 is prepared for operation in the subtraction mode, and as a result of the trigger 16 switching, the output of the And circuit 7 impulses with oscillator frequency 14. These pulses are sent to the counting circuit 21 and through the circuit “OR 12 to the reverse counting circuit 3. When the 21 number on the counting circuit is reached, written in the counting circuit 4, the And 8, 9, 10 schemes reversible counter Scheme 2 minutes fixed pulse, and the counter circuit 21 is brought into a null state. The process is repeated many times until reaching the reverse counting circuit.

3 нулевого состо ни , что фиксируетс схемой «И 6, выходной сигнал с которой переключает триггер 16, а через схему «ИЛИ 11 поступает на счетную схему 21 и приводит ее в нулевое состо ние. Поскольку реверсивна счетна схема 2 при взвешивании груженного Ковша сигналом по цепи 36 .подготовлена дл работы в режиме сложени , то в ней зафиксируетс среднее арифметическое р да измерении , т. е.3 of the zero state, which is fixed by the circuit "AND 6, the output signal from which switches the trigger 16, and through the circuit" OR 11 enters the counting circuit 21 and brings it to the zero state. Since the reversible counting circuit 2, when weighing the loaded Bucket with a signal over the circuit 36, is prepared for operation in the addition mode, the arithmetic average of the measurement is fixed in it, i.e.

, ,

где Ni - результат измерени за i-й интервал интегрировани , п -число интервалов интегрировани .where Ni is the measurement result for the i-th integration interval, n is the number of integration intervals.

Аналогично работает устройство при взвешивании порожнего ковша. Счетна схема 2 по цепи 37 подготавливаетс в соответствующий момент времени дл работы в режиме «вычитание, -поэтому посту паюш.ие на ее вход имлульсы, число которых пропордионально весу порожнего ковша, вычитаютс . Следовательно, в реверсивной счетной схеме 2 формируетс информаци о весе горной массы, перемещенной в -ковше за цикл экскавации .The device works similarly when weighing an empty bucket. The counting circuit 2 of circuit 37 is prepared at the appropriate time for operation in the "subtraction mode" - therefore, the posting to its input the pulses, the number of which is proportional to the weight of the empty bucket, are subtracted. Consequently, in the reverse counting circuit 2, information is generated on the weight of the rock mass displaced in the ladle during the excavation cycle.

Таким образом, устройство обеспечивает интегральную оценку веса ковша, при этом число интервалов интегрировани может быть переменным, а каждый интервал интегрировани может состо ть из лесколыких отрезков, т. е. быть лрерывистЫМ, что дает возможность прерывать процесс измерени три недопустимом уровне динамической помехи в измер 6Thus, the device provides an integral estimate of the bucket weight, while the number of integration intervals can be variable, and each integration interval can consist of forest short segments, i.e., be continuous, which makes it possible to interrupt the measurement process of three unacceptable levels of dynamic noise 6

емом сигнале, который и.меет вид непрерывной функции.signal, which is a kind of continuous function.

Предмет изобретени Subject invention

Устройство дл измерени величины загрузки ковша экскаватора, включающее аналогодискретный преобразователь, реверсивные счетные схемы, счетную с.чему числа преобразований , схемы «И и «ИЛИ, генератор импульсов, усилитель низкой частоты, двухполупериодный выпр митель, пороговое устройство , отличающеес тем, что, с целью повышени точности взвешивани ковша, выход схемы «НЕ соединен со входом аналогодискретного преобразовател , причем аналого-дискретный преобразователь содержит два преобразовател «напр жение - частота, вы .ходы которых соединены с первыми входамиA device for measuring the load of an excavator's bucket, including an analog-discrete transducer, reversible counting circuits, a counting number of transformations, an AND and OR circuit, a pulse generator, a low-frequency amplifier, a full-wave rectifier, a threshold device, characterized in that In order to improve the weighing accuracy of the bucket, the output of the circuit is NOT connected to the input of the analog-discrete converter, and the analog-discrete converter contains two voltage-frequency converters; They are connected to the first inputs.

схем «И, вторые входы -которых св заны с выходом .пускового триггера, третьи входы соединены параллельно с выходом схемы «НЕ, а выход одной из указанных схем «И соединен со счетной схемой, выходы триггеров которой через схему «И п врем задерживающИЙ элемент соединены с шиной сброса триггеров этой счетной схемы, соответствующие входы пускового триггера и триггера остановки соединены параллельно, выходAnd circuits, the second inputs - which are connected to the output of the trigger trigger, the third inputs are connected in parallel with the output of the circuit "NOT, and the output of one of these circuits" And connected to the counting circuit, the outputs of the triggers of which connected to the reset bus trigger of this counting circuit, the corresponding inputs of the trigger trigger and the stop trigger are connected in parallel, the output

триггера остановки через последовательно соединенную другую схему «И и схему «ИЛИ св зан со вторым- входом пускового триггера, а второй вход этой схемы «И соединен с входом врем задерживающего элемента .the stop trigger via a serially connected another AND circuit and the OR circuit is connected to the second trigger trigger input, and the second AND gate of the trigger circuit is connected to the input.

Г1G1