SU443414A1

SU443414A1 - Device for controlling the operational information storage

Info

Publication number: SU443414A1
Application number: SU1849878A
Authority: SU
Inventors: Юрий Иванович Шаманаев
Original assignee: Предприятие П/Я Х-5885
Priority date: 1972-11-24
Filing date: 1972-11-24
Publication date: 1974-09-15

Description

1one

Изобретение относитс к области запоминающих устройств.The invention relates to the field of storage devices.

Известно устройство дл контрол оперативного накопител информации, содержащее схему пуска, выход которой подключен к регистру числа, счетчику адресов и счетчику циклов, схему сравнени , выход которой соединен со схемой регистрации, подключенной к схеме останова, схему «И.A device for controlling an operative storage of information is known, which contains a start circuit whose output is connected to a number register, an address counter and a cycle counter, a comparison circuit whose output is connected to a registration circuit connected to a stop circuit, an I.

Известное устройство .позвол ет контролировать работу оперативного накопител информации при помощи теста «дождь, правильность которого определ етс визуально с помощью растра на осциллографе. Такой контроль накопител в производственных услови х имеет тот недостаток, что в определении правильной работы накопител по тесту «дождь всегда должен участвовать оператор .The known device makes it possible to monitor the operation of the RAM by means of the test "rain, the correctness of which is determined visually using a raster on an oscilloscope. Such control of the accumulator under production conditions has the disadvantage that in determining the correct operation of the accumulator according to the test "rain must always be an operator involved.

Описываемое устройство отличаетс от известного тем, что оно соодержит коммутатор разр дов, вход которого подключен к входной шине устройства, а выход - к одному входу схемы «И, дешифратор цикла, вход которого подсоединен к первому выходу счетчика циклов , а выход - к другому входу схемы «И, дополнительные счетчики, входы которых .подключены ко второму выходу счетчика циклов и выходу схемы «И, соответственно, а выходы - ко входам схемы сравнени .The described device differs from the well-known in that it contains a switch of bits, the input of which is connected to the input bus of the device, and the output to one input of the AND circuit, a cycle decoder, the input of which is connected to the first output of the cycle counter, and the output to another input And schemes, additional counters whose inputs are connected to the second output of the loop counter and the output of the AND circuit, respectively, and the outputs to the inputs of the comparison circuit.

Указанные отличи позвол ют увеличить быстродействие устройства и повысить надежность его работы. На чертеже изображена блок-схема предлагаемого устройства.These differences can increase the speed of the device and increase the reliability of its operation. The drawing shows a block diagram of the proposed device.

Оно содержит схему пуска 1, выход которой подключен к регистру числа 2, счетчику адресов 3 и счетчику циклов 4, первый выход 5 которого подсоединен ко входу дешифратораIt contains the start-up circuit 1, the output of which is connected to the register of the number 2, the address counter 3 and the cycle counter 4, the first output 5 of which is connected to the input of the decoder

циклов 6, а второй выход 7 - к одному из дополнительных счетчиков 8 и 9, схему сравнени 10, входы которой подключены к выходам счетчиков 8 и 9, а выход - к схеме регистрации 11, Подключенной к схе.ме останова 12,cycles 6, and the second output 7 - to one of the additional counters 8 and 9, the comparison circuit 10, the inputs of which are connected to the outputs of the counters 8 and 9, and the output - to the registration circuit 11 Connected to the stop circuit 12,

коммутатор разр дов 13, вход которого подключен к входной шине 14 устройства, св занной с провер емым накопителем 15, а выход- к одному входу схемы «И 16, другой вход которой подсоединен к выходу дешифратораa switch of bits 13, the input of which is connected to the input bus 14 of the device connected to the drive 15 being checked, and the output to one input of the circuit “AND 16, the other input of which is connected to the output of the decoder

циклов 6, а выход - к одному из входов счетчика 9, другой вход которого св зан со схемой останова 12.cycles 6, and the output to one of the inputs of counter 9, the other input of which is associated with the stop circuit 12.

Устройство работает следующим образом. Схема пуска 1 совместно с накопителем 15,The device works as follows. Startup scheme 1 in conjunction with the drive 15,

регистром числа 2, счетчиком адресов 3 обеспечивает получение теста «дождь.register number 2, the address counter 3 provides the test "rain.

Переполнение счетчика адресов 3 означает прохождение одного малого цикла. Импульсы переполнени счетчика адресов подсчитываютс счетчиком циклов 4. Переполнение счетчнка циклов означает прохождение одного большого цикла. Импульсы переполнени счетчика циклов 4 подсчитываютс дополнительным счетчиком 8. На врем последнего малого цикла в каждом большом цикле дешифратор циклов 6 дает разрешающий сигнал на схему «И 16, на которую через коммутатор разр дов 13 поступают считанные из выбранного разр да единицы.Overflowing the address counter 3 means passing one small cycle. The overflow pulses of the address counter are counted by loop counter 4. Overflow of the loop counter means the passage of one large cycle. The overflow pulses of the cycle counter 4 are counted by an additional counter 8. At the time of the last small cycle in each large cycle, the decoder of cycles 6 gives the enabling signal to the AND 16 circuit, to which the units of the switch 13 are read from the selected bit.

Считанные за врем последнего малого цикла единицы подсчитываютс дополнительным счетчиком 9. Схема сравнени 10 сравнивает два кода - код счетчика 8 и код счетчика 9- после окончани каждого большого цикла.The units read during the last small cycle are counted by an additional counter 9. Comparison 10 compares two codes — counter code 8 and counter code 9- after the end of each big cycle.

Результат сравнени поступает в схему регистрации 11, котора в случае сравнени вырабатывает команду установки в нуль, необходимую дл дальнейшей правильной работы счетчика 9.The result of the comparison enters the registration circuit 11, which, in the case of a comparison, generates a zero-setting command necessary for the further correct operation of the counter 9.

В случае несравнени фиксируетс непрохождение теста.In the case of incomparability, the test fails.

Таким образом, суть проверки рохождени теста «дождь с помощью предложенного устройства заключаетс в том, что после прохождени большого цикла накопитель заполн етс таким количеством единиц, которое точно соответствует номеру прошедшего большого цикла.Thus, the essence of testing the test of rain with the proposed device is that after passing a large cycle, the drive is filled with such a number of units that exactly corresponds to the number of the past large cycle.

Хранение номера прошедшего большогоStorage of the last big number

цикла и нодсчет единиц в выбранном разр де накопител 15 во врем прохождени каждого последнего малого цикла дают возможность судить о правильном прохождении теста , если выполн етс равенство количества единиц Б разр де после прохождени последнего малого цикла номеру прошедшего большого цикла.the cycle and unit count in the selected bit of accumulator 15 during the passage of each last minor cycle make it possible to judge the correct passing of the test if the equality of the number of units of the B discharge after the passage of the last minor cycle to the number of the past large cycle is fulfilled.

Предмет изобретени Subject invention

Устройство дл контрол оперативного накопител информации, содержащее схему пуска , выход которой подключен к регистру числа , счетчику адресов и счетчику циклов, схему сравнени , выход которой соединен со схемой регистрации, подключенной к схеме останова , схему «И, отличающеес тем, что, с Целью увеличени быстродействи устройства и повышени надежности его работы, оно содержит коммутатор разр дов, вход которого подключен к входной шине устройства , а выход - к одному входу схемы «И, дешифратор цикла, вход которого подсоединен к первому выходу счетчика циклов, а выход - к другому входу схемы «И, дополнительные счетчики, входы которых подключены ко второму выходу счетчика циклов и выходу схемы «И соответственно, а выходы - ко входам схемы сравнени .A device for controlling an operational information accumulator containing a start circuit, the output of which is connected to the number register, the address counter and the cycle counter, the comparison circuit whose output is connected to the registration circuit connected to the stop circuit, the AND circuit, characterized in that increase the speed of the device and increase the reliability of its operation; it contains a switch of bits, the input of which is connected to the input bus of the device, and the output - to one input of the AND circuit, a decoder of the cycle, the input of which is connected to the first the output of the cycle counter, and the output to another input of the And circuit, additional counters, whose inputs are connected to the second output of the cycle counter and the output of the And circuit, respectively, and the outputs to the inputs of the comparison circuit.

16sixteen

WW

НH

1212