SU1023397A1 - Device for memory check - Google Patents

Device for memory check Download PDF

Info

Publication number
SU1023397A1
SU1023397A1 SU823377588A SU3377588A SU1023397A1 SU 1023397 A1 SU1023397 A1 SU 1023397A1 SU 823377588 A SU823377588 A SU 823377588A SU 3377588 A SU3377588 A SU 3377588A SU 1023397 A1 SU1023397 A1 SU 1023397A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
outputs
trigger
inputs
Prior art date
Application number
SU823377588A
Other languages
Russian (ru)
Inventor
Анатолий Иванович Савельев
Игорь Александрович Рогинский
Владислав Иванович Косов
Лев Владимирович Алексеев
Александр Дмитриевич Жучков
Original Assignee
Предприятие П/Я Г-4677
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4677 filed Critical Предприятие П/Я Г-4677
Priority to SU823377588A priority Critical patent/SU1023397A1/en
Application granted granted Critical
Publication of SU1023397A1 publication Critical patent/SU1023397A1/en

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

УСТР9ЙСТВО ДЛЯ КОНТРОЛЯ ПАМЯТИ содержащее формирователи адресных и разр дных токов, коммутатор , нагрузочные элементы, дискриминатор , блок индикации, первый элемент И, первый триггер и формирователь управл ющих сигналов, причем первый вход коммутатора подключен к выходам формирователей адресных и разр дных токов, входы которых, второй вход коммутатора и первые входы первого триггера и первого элемента И  вл ютс  одними из входов устройства, а первый выход коммутатора и выход блока индикации  вл ютс  выходами устройства, третий вход и второй и третий выходы коммутатора подключены соответственно к одному из выходов нагрузочных элементов, к первому входу дискриминатора и к первому входу блока индикации, выход дискриминатора соединен с входом формировател  управл кшдах сигналов, выход первого элемента И подключен к второму входу первого триггера, отличающеес  тем, что, с целью повышени  надежности и быстродействи  устройства, в него введены генератор контрольных сигналов, второй и третий триггеры, группа дискриминаторов, делитель напр жени , ключи, второй элемент И, элемент НЕ и группа формирователей управл и цих сигналов, входы которых соединены с выходами дискриминаторов группы, входы которых подключены соответственно к другим выходам нагрузочных элементов и к одним из выходов делител  напр жени , другой выход которого соединен с вторым входом дискриминатора, вход и выход первого ключа соединены соответственно с выходом первого триггера и с входом нагрузочных элементов, вход j элемента НЕ подключен к выходу формировател  управл ющих сигналов, а выход - к второму входу первого элемента И и первому, входу второго триггера , выход которого соединен с первым входом второго элемента И и вторит входом блока индикации, третий вход которого подключен к одним из выходов формирователей управл ющих сигналов группы, другие выходы которых соединены с первым входом третьего триггера, выход которого подключен к входу второго ключа, выход ко-торого соединен с входом генераР тора контрольных сигна}1ов, выход которого подключен к четвертому входу коммутатора, п тый вход которого соединен с выходом второго элемента И, второй вход которого, вторые входы второго и третьего триггеров и вход делител  напр жени   вл ютс  другими входами устройства.A MEMORY MONITORING DEVICE contains address and discharge current drivers, a switch, load elements, a discriminator, a display unit, the first AND element, a first trigger and a control signal driver, and the first input of the switch is connected to the outputs of the address and discharge current drivers whose inputs The second input of the switch and the first inputs of the first trigger and the first element I are one of the inputs of the device, and the first output of the switch and the output of the display unit are the outputs of the device, the third in one and second and third outputs of the switch are connected respectively to one of the outputs of the load elements, to the first input of the discriminator and to the first input of the display unit, the output of the discriminator is connected to the input of the control signal generator, the output of the first And element is connected to the second input of the first trigger, different that, in order to increase the reliability and speed of the device, it introduced the control signal generator, the second and third triggers, the discriminator group, the voltage divider, the keys, the second the element AND, the element NOT and the group of drivers of control and cich signals whose inputs are connected to the outputs of the discriminators of the group whose inputs are connected respectively to the other outputs of the load elements and to one of the outputs of the voltage divider whose other output is connected to the second input of the discriminator, the input and the output of the first key is connected respectively to the output of the first trigger and to the input of the load elements, the input j of the element is NOT connected to the output of the driver of control signals, and the output to the second input of the first e The element I and the first, the second trigger input, the output of which is connected to the first input of the second element And is echoed by the input of the display unit, the third input of which is connected to one of the outputs of the control signal drivers of the group, the other outputs of which are connected to the first input of the third trigger, whose output connected to the input of the second key, the output of which is connected to the input of the generator of the control signal} 1, the output of which is connected to the fourth input of the switch, the fifth input of which is connected to the output of the second element And second The swarm input of which, the second inputs of the second and third flip-flops, and the input of the voltage divider are other inputs of the device.

Description

Изобретение относитс  к вычислительной технике и может.- быть использовано дл  контрол  и испытаний накопителей запоминающих устройств 13УГ. Известно устройство дл  контрол  пам ти содержащее триггер, элемент блок сравнени  регистр числа, блок пуска-останова, блок управлени , которые св заны ме шу собой кодовой шиной ij , Недостатками этого устройства  вл ютс  низкие быстродействие и на дежность . Наиболее близким к предлагаемому  вл етс  устройство дл  контрол  па м ти, содержащее регистр } числа, сх му сравнени , счетчик адресов, пуль управлени , блок управлени , соединенный с блоком формировани  тестовых сигналов, амплитудный дискриминатор , блоки анализа сигналов 1 и О, элементы И.и триггеры Г2. Недостатками известного устройст ва  вл ютс  низкие надежность и быс родействие, так как в нем не предус мотрен оперативный анализ причин сбо , который может возникнуть из-за отказа формирователей адресных или разр дных токов, а также из-за обры ва адресных или разр дных шин, и ана лиз причин сбо  необходимо проводить с помощью дополнительных исследований . Цель изобретени  - повышение надежности и быстродействи  устройства .. Поставленна  цель достигаетс  тем что в устройство дл  контрол  пам ти , содержащее формирователи адресных и разр дных токов, коммутатор, нагрузочные элементы, дискриминатор блок индикации, первый элемент И, первый триггер и формирователь управл ющих сигналов, причем первый вход коммутатора подключен к выходам формирователей адресных и разр дных токов, входал которых, второй вход KON iyTaTopa и первые входа) первого триггера и первого элемента И  вл ютс  одними из входов устройства , а первый выход коммутатора и выход блока индикации  вл ютс  выходами устройства, третий вход и второй и третий выходы коммутатора подключены соответственно к одному из выходов нагрузочных элементов, к первому входу дискриминатора и к первому входу блока индикации, выход дискриминатора соединен с входом фОрмировател  управл юп их сигналов, выход первого элемента И подключен к второму входу первого триггера, введены генератор контрольных сигналов, второй и третий триггеры, группа дискриминаторов, делитель напр жени , ключи, второй элемент И, элемент НЕ и группа формирователей управл ющих сигналов, входы которых соединены с выходами дискриминаторов группы, входел которых подключены соответственно к другим выходам нагрузочных элементов и к одним .из выходов делител  напр жени , другой 13ЫХОД которого соединен с вторым входом дискриминатора, вход и выход первого ключа соединены соответственно с выходом первого триггера и с входом нагрузочных элементов, вход элемента НЕ подключен к выходу формировател  управл ющих сигналов, а выход - к .второму входу первого элемента и и первому входу второго триггера, выход которого соединен с первым входом второго элемента И и вторым входом блока индикации,третий вход которого подключен к одним из выходов формирователей управл ющих сигналов группы, другие выходы которых соединены с первым входом третьего триггера, выход которого подключен к входу второго ключа, выход которого соединен с входом генератора контрольных сигналов, выход которого подключен к четвертому входу коммутатора, п тый вход которого соединен с выходом вторюго элемейта И, второй вход которого, вторые входы второго и третьего триггеров и вход делител  напр жени   вл ютс  другими входами устройства , На чертеже представлена функциональна  схема предложенного устройства . . Устройство содержит коммутатор 1, формирователи 2 адресных и разр дных токов (на чертеже обозначены входы 3 устройства), нагрузочные элементы 4, первый элемент И 5, генератор б контрольных сигналов (7 - первый выход коммутатора), дискриминатор 6, блок 9 индикации, первый триггер 10, элемент НЕ 11, второй элемент И 12, второй триггер 13, первый ключ 14, группу дискриминаторов 15, делитель 16 напр жени , формирователь 17 управл ющих сигналов, группу фор1лирователей 18 управл ющих сигналов, третий триггер 19 и второй ключ 20 (21 - другой выход:устройства). Устройство работает след;лсщим образом. При контроле или испытании накопителей запоминающих устройств в режиме считывани  по входам 3 поступает управл к ций сигнал на вход элемента И 5, на другой вход которого проход;ит разрешающий сигнал с элеМ€нта НЕ 11. Выходной сигнал с элемента И 5 поступает на вход тригге- . ра 10, который устанавливаетс  в То состо ние, при котором через ключ 14 подключаютс  нагрузочные элементы 4 к коммутатору 1. Одновременно по сигналу, поступившему по одному из входов 3, запускаютс  формирователи 2. За счет этого провер етс  очередной запоминающий элемент контролируемого накопител , выходной сигнал с которого поступает через входы 3 и коммутатор дискриминатор 8. Уровень дискриминации в зависимости от провер емого накопител  определ етс  напр жением, поданным н делитель 16 с входов 3.The invention relates to computing and can. - be used to monitor and test drives of 13UG storage devices. A device for controlling memory contains a trigger, an element of a number comparison register unit, a start / stop unit, a control unit that are interconnected by a code bus ij. The disadvantages of this device are low speed and reliability. The closest to the present invention is a memory control device containing a register of numbers, a comparison scheme, an address counter, control bullets, a control unit connected to a test signal generating unit, an amplitude discriminator, signal analysis units 1 and 0, and elements .and G2 Triggers. The disadvantages of the known device are low reliability and fastness, since it does not provide an on-line analysis of the reasons for the failure, which may occur due to the failure of the shapers of address or discharge currents, as well as due to the breaking of the address or bit buses , and the analysis of the causes of failure must be carried out with the help of additional studies. The purpose of the invention is to improve the reliability and speed of the device. The goal is achieved in that a memory control device comprising address and discharge current drivers, a switch, load elements, a discriminator display unit, a first AND element, a first trigger and a driver of control signals. the first input of the switch is connected to the outputs of the address and discharge current drivers, of which the second input KON iyTaTopa and the first inputs) of the first trigger and the first element I are among the inputs in the devices, and the first output of the switch and the output of the display unit are the outputs of the device, the third input and the second and third outputs of the switch are connected respectively to one of the outputs of the load elements, to the first input of the discriminator and to the first input of the display unit, the output of the discriminator control of their signals, the output of the first element I is connected to the second input of the first trigger, the control signal generator, the second and third triggers, the discriminator group, the voltage divider, the keys, the second element AND, the element NOT and the group of control signal drivers, the inputs of which are connected to the outputs of the discriminators of the group, whose input is connected respectively to the other outputs of the load elements and to one of the outputs of the voltage divider, the other 13OUT of which is connected to the second input of the discriminator , the input and output of the first key are respectively connected with the output of the first trigger and with the input of the load elements, the element input is NOT connected to the output of the control signal generator, and the output is connected to the second input the first element and the first input of the second trigger, the output of which is connected to the first input of the second element AND and the second input of the display unit, the third input of which is connected to one of the outputs of the control signaling group generators, the other outputs of which are connected to the first input of the third trigger, whose output connected to the input of the second key, the output of which is connected to the input of the generator of control signals, the output of which is connected to the fourth input of the switch, the fifth input of which is connected to the output of the second elementate, second The swarm input of which, the second inputs of the second and third flip-flops and the input of the voltage divider are other inputs of the device. The drawing shows the functional diagram of the proposed device. . The device contains a switch 1, shapers 2 address and discharge currents (in the drawing marked the inputs 3 of the device), load elements 4, the first element And 5, the generator b control signals (7 - the first switch output), discriminator 6, block 9 of the display, the first trigger 10, element 11, second element 12, second trigger 13, first key 14, discriminator group 15, voltage divider 16, control signal generator 17, control signal generator group 18, third trigger 19, and second key 20 ( 21 - other output: devices). The device works the following way; When monitoring or testing storage drives in read mode, inputs 3 receive control signals to the input element I 5, to another input which is a pass; and the enabling signal from the element is NOT 11. The output signal from element 5 goes to the input trigger -. Step 10, which is set to the state in which the load elements 4 are connected to switch 1 via switch 14. At the same time, the signal that triggered by one of the inputs 3 triggers the drivers 2. Due to this, the next storage element of the controlled storage device is checked the signal from which enters via inputs 3 and the switch discriminator 8. The level of discrimination depending on the drive to be tested is determined by the voltage supplied to divider 16 from inputs 3.

Если на выходе дискриминатора -8 и формировател  17 по вл етс  разрешающий сигнал , то сигнал с выхода элемента НЕ 11 переключает триггер 1 в такое состо ние, при. котором сигна с одного из входов 3 проходит через элемент И 12, в результате чего KC Iмутатор 1 подключает другой контро лируемый запоминающий элемент.If the enable signal appears at the output of the discriminator -8 and the former 17, the signal from the output of the element NOT 11 switches the trigger 1 to such a state, at. where the signal from one of the inputs 3 passes through the element 12, as a result of which the KC switch 1 switches on another controllable storage element.

Если на выходе дискриминатора 8 и формировател  17 сигналы отсутствуют , то элемент НЕ 11 разрешает прохождение сигнгша с входов 3 через элемент. И 5, в результате чего переключаетс  триггер 10 в состо ние.If there are no signals at the output of the discriminator 8 and the driver 17, then the element NOT 11 allows the passing of the signal from inputs 3 through the element. And 5, as a result of which the trigger 10 is switched to the state.

при котором ключ 14 подключает выходы нагрузочных элементов 4 к входам дискриминаторйв 15. При этом сигналы с выходов формирователей 18 посту пают на блок 9, в котором фикСирует-. с  отсутствие управл к цёго тока 6 какой-либо из обмоток провер емого запоминающего элемента, т.е. индицируетс  его дефект. Дл  определени  причины дефекта провер емого запоминаю11;его элемента запускаемс  генератор б сигналом, поступающим со входов 3 на: триггер 19 и затем через ключ 20 на вход генератора б. Сигналы с выхода генератора 6 позвол ют определить, что  вл етс  причиной дефекта; обрыв управл вшей шины провер емого запоминающего элемента или выход из стро  какого-либо Из формирователей 2.in which the key 14 connects the outputs of the load elements 4 to the inputs of the discriminators 15. In this case, the signals from the outputs of the formers 18 are fed to the block 9, in which it fixes-. with the absence of control to the target current 6, any of the windings of the storage element being tested, i.e. its defect is indicated. To determine the cause of the defect that is being checked, I remember 11; its element is triggered by a generator b by a signal from inputs 3 to: trigger 19 and then through key 20 to the input of generator b. Signals from the output of oscillator 6 make it possible to determine what is causing the defect; control bus interruption of the storage element being checked or the failure of any of the drivers 2.

Технико-экономическое преимувУестг во предложенного уст ройства заключаетс  в более высоких надежности и быстродействии по сравнению с rijpoтотипом .The technical and economic advantage of the proposed device consists in higher reliability and speed in comparison with the rijtotype.

Claims (1)

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАМЯТИ* содержащее формирователи адресных и разрядных токов, коммутатор, нагрузочные элементы, дискриминатор, блок индикации, первый элемент И, первый триггер и формирователь управляющих сигналов, причем первый вход коммутатора подключен к выходам формирователей адресных и разрядных токов, входы которых, второй вход коммутатора и первые входы первого триггера и первого элемента И являются одними из входов устройства, а первый выход коммутатора и выход блока индикации являются выходами устройства, третий вход и второй и третий выходы коммутатора подключены соответственно к одному из выходов нагрузочных элементов, к первому входу дискриминатора и к первому входу блока индикации, выход дискриминатора соединен с входом формирователя управляющих сигналов, выход первого элемента И подключен к второму входу первого триггера, отлич ающееся тем, что, с целью повышения надежности и быстродействия устройства, в него введены ^генератор контрольных сигналов, второй и третий триггеры, группа дискриминаторов, делитель напряжения, ключи, второй элемент И, элемент НЕ и группа формирователей управляющих сигналов, входы которых соединены с выходами дискриминаторов группы, входы которых подключены соответственно к другим выходам нагрузочных элементов и к одним из выходов делителя напряжения, другой выход которого соединен с вторым входом дискриминатора, вход и выход первого ключа соединены соответственно с выходом первого триггера и с входом нагрузочных элементов, вход элемента НЕ подключен к выходу формирователя управляющих сигналов, а выход - к второму входу первого элемента И и первому, входу второго триггера, выход которого соединен с первым входом второго элемента И и вто- В рым входом блока индикации, третий вход которого подключен к одним из выходов формирователей управляющих сигналов группы, другие выходы которых соединены с первым входом третьего триггера, выход которого подключен к входу второго ключа, выход которого соединен с входом генераР тора контрольных сигналов, выход которого подключен к четвертому входу коммутатора, пятый вход которого Соединен с выходом второго элемента И, второй вход которого, вторые входы второго и третьего триггеров и вход делителя напряжения являются другими входами устройства.A MEMORY CONTROL DEVICE * containing address and discharge current conditioners, a switch, load elements, a discriminator, an indication unit, a first AND element, a first trigger and a control signal generator, the first input of the switch being connected to the outputs of address and discharge current drivers, whose inputs are second the input of the switch and the first inputs of the first trigger and the first element And are one of the inputs of the device, and the first output of the switch and the output of the display unit are the outputs of the device, the third input and the second and third outputs of the switch are connected respectively to one of the outputs of the load elements, to the first input of the discriminator and to the first input of the display unit, the output of the discriminator is connected to the input of the driver of the control signals, the output of the first element And is connected to the second input of the first trigger, characterized in that , in order to improve the reliability and speed of the device, a control signal generator, second and third triggers, a group of discriminators, a voltage divider, keys, the second element And, ele NOT and a group of control signal generators, the inputs of which are connected to the outputs of the discriminators of the group, the inputs of which are connected respectively to the other outputs of the load elements and to one of the outputs of the voltage divider, the other output of which is connected to the second input of the discriminator, the input and output of the first key are connected respectively to the output of the first trigger and the input of the load elements, the input of the element is NOT connected to the output of the driver of the control signals, and the output to the second input of the first element And the first, input to the second trigger, the output of which is connected to the first input of the second AND element and the second input of the display unit, the third input of which is connected to one of the outputs of the control signal conditioners of the group, the other outputs of which are connected to the first input of the third trigger, the output of which is connected to the input the second key, the output of which is connected to the input of the control signal generator, the output of which is connected to the fourth input of the switch, the fifth input of which is connected to the output of the second element And, the second input of which, the second input The second and third triggers and the voltage divider input are the other inputs of the device.
SU823377588A 1982-01-04 1982-01-04 Device for memory check SU1023397A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823377588A SU1023397A1 (en) 1982-01-04 1982-01-04 Device for memory check

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823377588A SU1023397A1 (en) 1982-01-04 1982-01-04 Device for memory check

Publications (1)

Publication Number Publication Date
SU1023397A1 true SU1023397A1 (en) 1983-06-15

Family

ID=20990828

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823377588A SU1023397A1 (en) 1982-01-04 1982-01-04 Device for memory check

Country Status (1)

Country Link
SU (1) SU1023397A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 744736, кл. G 11 С 29/00, 1978. 2. Авторское свидетельство СССР 744734, кл. G 11 С 29/00, 1978 (прототип). *

Similar Documents

Publication Publication Date Title
US4290136A (en) Circuit arrangement for monitoring the state of signal systems, particularly traffic light signal systems
KR840004963A (en) Data Entry Keyboard Device
SU1023397A1 (en) Device for memory check
SU466493A1 (en) Device for checking electrical installation
SU1385105A1 (en) Device for signature check of wire connections
SU1027736A1 (en) Device for checking wiring diagram
SU1205158A1 (en) Device for checking wiring
SU773736A1 (en) Device for checking storage matrices on magnetic films
SU811315A1 (en) Indication device
SU652726A2 (en) Device for testing sealed contact-based switching matrices
SU1166121A1 (en) Device for checking digital units
SU646280A2 (en) Arragement for checking microelectronic logic circuits
SU1422264A1 (en) Indicator of burnt fusible cutouts
SU526832A1 (en) Adaptive diode test device
SU777747A1 (en) Relay switching apparatus testing device
SU1555690A1 (en) Apparatus for checking the wiring of articles
SU1336037A1 (en) Electric wiring checking device
SU1001181A1 (en) On-line storage monitoring device
SU834616A1 (en) Device for testing realy switching electric apparatus
SU907586A1 (en) Device for testing integrated on-line storage units
SU548893A1 (en) Ferrite Matrix Testing Device
SU830586A2 (en) Storage device testing arrangement
SU1282089A1 (en) Device for checking discrete object
SU1188870A1 (en) Device for checking generators of pulse signals
SU742941A1 (en) Device for testing magnetic matrix change-over switches