SU433638A1 - - Google Patents

Info

Publication number
SU433638A1
SU433638A1 SU1873978A SU1873978A SU433638A1 SU 433638 A1 SU433638 A1 SU 433638A1 SU 1873978 A SU1873978 A SU 1873978A SU 1873978 A SU1873978 A SU 1873978A SU 433638 A1 SU433638 A1 SU 433638A1
Authority
SU
USSR - Soviet Union
Prior art keywords
shift register
cell
additional
bit
register
Prior art date
Application number
SU1873978A
Other languages
Russian (ru)
Inventor
В.В. Лурье Д.Д. Ровинский
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1873978A priority Critical patent/SU433638A1/ru
Application granted granted Critical
Publication of SU433638A1 publication Critical patent/SU433638A1/ru

Links

Landscapes

  • Shift Register Type Memory (AREA)

Description

(71) За витель(71) Claimant

1W |НСП :гР:Ь; 1W | NSP: rR: b;

(54) КОММУТАТОР(54) SWITCH

крывающий ключ Та и записывающий «1 во Еторую  чейку 3 первого разр да 2 регистра сдвига /, котора  с приходом тактового сигнала Т2 выдает команду,запирающую ключ 7а и записывающую «1 в первую  чейку второго разр да 2 регистра сдвига /, с приходом тактового сигнала 7/ открываетс  ключ 76 и т. д.the tapping key Ta and recording “1 into the second cell 3 of the first bit 2 of the shift register /, which with the arrival of the clock signal T2 issues a command locking the key 7a and recording“ 1 into the first cell of the second bit 2 of the shift register /, 7 / key 76 is opened, etc.

При по влении сигнала на выходе первой  чейки 3 последнего разр да 2 срабатывает усилитель S, выдающий сигнал на тактовые входы  чеек 6 дополнительного регистра 4, подтвержда  «О во вторых  чейках 6 разр дов 5 дополнительного регистра сдвига 4. По вл ющийс  затем управл ющий сигнал с выхода второй  чейки 3 последнего разр да 2 регистра сдвига / запускает усилитель Я выдающий сигнал на первые тактовые входы дополнительного регистра 4. списывающий в «О все первые  чейки 6 разр дов 5 дополнительного регистра 4. В результате чего на выходе первой  чейки 6 первого разр да 5 дополнительного регистра 4 по вл етс  сигнал , записывающий «1 во вторую  чейку $ первого разр да 5 дополнительного регистра 4 и первую  чейку 5 второго разр да 2 регистра сдвига /. С приходом тактовых сигналов, Г/ и 72 регистр сдвига 1 повтор ет работу последовательно управл   ключами 76-f-7«, т. е. первый разр д 2 регистра сдвига /, а соответственно и ключ 7а при повторной коммутации не работают.When a signal appears at the output of the first cell 3 of the last bit 2, the amplifier S triggers, giving a signal to the clock inputs of the cells 6 of the additional register 4, confirming "On the second cells 6 bits 5 of the additional shift register 4. Then the control signal from the output of the second cell 3 of the last bit 2 shift register / starts the amplifier I issuing a signal to the first clock inputs of the additional register 4. writing to “O all the first cells 6 bits 5 of the additional register 4. As a result, the output of the first cell 6 of the first discharge 5 additional register 4 is the signal recording «1 to the second cell of the first discharge $ 5 additional register 4 and 5, the first cell of the second discharge shift register 2 /. With the arrival of clock signals, G / and 72, the shift register 1 repeats the operation of sequentially controlling the keys 76-f-7, i.e., the first bit 2 of the shift register /, and accordingly the key 7a does not work during re-switching.

1one

Сигнал с выхода усилител  8 снищет в «О  чейку 6 первого разр да 5 дополнительного регистра 4, а по вивщийс  на ее выходе управл ющий импульс запишет «1 в первую  чейку 6 второго разр да 5 дополнительного регистра сдвига 4. Усилитель 9 спищет в «Ох первую  чейку 6 второго разр да 5 дополнительного регистра 4 и сигнал этой  чейки 6 запищет «1 в первую  чейку 3 третьего разр да 2 регистра сдвига 1.The signal from the output of amplifier 8 will decrease to "About cell 6 of the first digit 5 of additional register 4, and the control pulse recorded at its output will write" 1 to the first cell 6 of the second bit 5 of additional shift register 4. Amplifier 9 will search for "Oh the first cell 6 of the second digit 5 of the additional register 4 and the signal of this cell 6 will trigger “1 into the first cell 3 of the third digit 2 of the shift register 1.

Таким образом, с приходом тактовых сигналов Т1 и Т2 будут работать лишь разр ды 2 регистра сдвига / И т. д.Thus, with the arrival of the clock signals T1 and T2, only bits 2 of the shift register / Etc will work.

Предмет изобретени Subject invention

Коммутатор, содержащий л-разр дный регистр сдвига и п ключей, отличающийс  тем, что, с целью расширени  функциональных возможностей и сокращени  времени повторной коммутации, в него введены дополнительный л-1 разр дный регистр сдвига, разр дные выходы которого соединены с запускающими входами упом нутого регистра, начина  со второго разр да, поразр дно, и усилители, входы которых подключены соответственно к нечетному и четному выходам последнего разр да упом нутого регистра сдвига, а выходы соединены с тактовыми входами четных и нечетных  чеек разр дов дополнительного регистра сдвига.A switchboard containing an l-bit shift register and n keys, characterized in that, in order to extend the functionality and reduce the re-switching time, an additional l-1 bit shift register, the bit outputs of which are connected to the trigger inputs of the register, starting with the second bit, bitwise, and amplifiers, the inputs of which are connected respectively to the odd and even outputs of the last bit of the mentioned shift register, and the outputs are connected to the clock inputs of even and none Etnyh cells bits additional shift register.

SU1873978A 1973-01-05 1973-01-05 SU433638A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1873978A SU433638A1 (en) 1973-01-05 1973-01-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1873978A SU433638A1 (en) 1973-01-05 1973-01-05

Publications (1)

Publication Number Publication Date
SU433638A1 true SU433638A1 (en) 1974-06-25

Family

ID=20539869

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1873978A SU433638A1 (en) 1973-01-05 1973-01-05

Country Status (1)

Country Link
SU (1) SU433638A1 (en)

Similar Documents

Publication Publication Date Title
SU433638A1 (en)
GB1210650A (en) Apparatus for encoding binary data
SU494745A1 (en) Device for the synthesis of multi-cycle scheme
SU1494010A1 (en) Buffer memory unit
SU622172A1 (en) Dynamic storage
SU1193827A1 (en) Series-to-parallel translator
SU427380A1 (en) STORAGE DEVICE TYPE ZD
SU1024722A2 (en) Recording device having point-type recording
SU508951A1 (en) Morse code sensor
SU651419A1 (en) Self-checking storage
SU1562950A1 (en) Device for information reception
SU1119002A1 (en) Translator from serial code to parallel code
SU663113A1 (en) Binary counter
SU373868A1 (en) CHANNEL SWITCH
SU589621A1 (en) Register
SU917201A1 (en) Device for reproducing digital information signals
SU145073A1 (en) Magnetic recording method
SU637804A1 (en) Fluid-jet flip-flop
SU1499357A1 (en) Microcalculator to tape recorder interface
SU1256210A1 (en) Converter of n-valued binary code to p-valued binary code
SU696600A1 (en) Threshold device
SU674216A2 (en) Switching device
SU639019A2 (en) Permanent storage
SU744976A1 (en) Code-to-pulse repetition period converter
SU1432783A1 (en) Device for forming arbitrary-modulo remainder of number