SU424147A1

SU424147A1 - DEVICE FOR DIVIDING BINARY NUMBERS

Info

Publication number: SU424147A1
Application number: SU1756422A
Authority: SU
Original assignee: А. А. Степан , А. А. Тихомиров Куйбышевский политехнический институт В. В. Куйбышева
Priority date: 1972-03-07
Filing date: 1972-03-07
Publication date: 1974-04-15

Description

1one

Изобретение относитс к области вычислительной техники, и может быть использовано в арифметическом устройстве цифровых вычислительных машин.The invention relates to the field of computing, and can be used in the arithmetic unit of digital computers.

Известны устройства дл делени двоичных чисел, вход щие в арифметические устройства цифровых вычислительных машин.Devices for dividing binary numbers are included in arithmetic devices of digital computers.

В этих устройствах с целью уменьшени систематической составл ющей погрещности округлени , возникающей в результате замены точного значени частного, содержащего, в общем случае, бесконечное количество цифр, .машинным «-разр дным числом, примен етс округление частного. Дл этого определ етс дополнительна (м+1)-а цифра частного, частное передаетс в сумматор и к (д+1)му разр ду прибавл етс единица округлени . При этом затраты времени на округление сравнительно велики.In these devices, in order to reduce the systematic component of the rounding error resulting from the replacement of the exact value of the quotient, containing, in general, an infinite number of digits, with a machine with a n-bit, rounding the quotient is used. For this, an additional (m + 1) -a private digit is determined, the quotient is transmitted to the adder, and a rounding unit is added to the (d + 1) th digit. At the same time, rounding off costs are relatively large.

Целью предлагаемого изобретени вл етс сокращение затрат времени на округление при сохранении точностных характеристик способа округлени .The aim of the present invention is to reduce the time required for rounding while maintaining the accuracy characteristics of the rounding method.

Дл достижени этой цели в состав устройства включен дополнительный («-|- 1)-ый разр д сумматора, соединенный с выходом первого разр да регистра частного. Управл ющие входы групп вентилей дл передачи делител с регистра ОЗУ на регистры делител и частного соединены между собой.To achieve this goal, the device includes an additional (- - | - 1) th accumulator of the adder connected to the output of the first bit of the private register. The control inputs of the valve groups for transferring the divider from the RAM register to the divider and private registers are interconnected.

На чертеже приведена блок-схема устройства дл делени двоичных чисел.The drawing shows a block diagram of a device for dividing binary numbers.

Устройство содержит «-разр дный регистр делител 1, «-разр дный сумматор 2 со знаковым разр дом, дополнительный («-)-1)-ый разр д 3 сумматора 2, «-разр дный регистр частного 4, « вентилей 5 дл передачи делител в регистр частного и « вентилей 6 дл передачи делител в регистр делител .The device contains a “-stable register divider 1,“ -discharge adder 2 with a sign bit, an additional (“-) - 1) -th bit 3 of adder 2,“ -discharge register private 4, “gates 5 for transmitting the divider in the register of private and "valves 6 for transmitting the divider to the register of the divider.

Первый разр д регистра частного соединен с («-|-1)-ым разр дом сумматора, управл ющие входы 7 и 8 вентилей обеих групп соединены между собой.The first bit of the private register is connected to the (“- | -1) -th digit of the adder; the control inputs 7 and 8 of the gates of both groups are interconnected.

Перед началом делени устройство управлени вырабатывает сигнал занесени , по которому делитель переписываетс через вентили 5 и 6 в регистр частного 4 и регистр делител 1. На сумматор 2 записываетс делимое в разр ды с 1-го по «, в («-j- 1)-ый разр д 3 сумматора 2 заноситс нуль.Before the start of the division, the control unit generates an entry signal, according to which the divider is rewritten through gates 5 and 6 to the register of private 4 and register divider 1. On the adder 2, the dividend is recorded into bits 1 through по, ((-j-1) th bit 3 adder 2 is zero.

В процессе делени , выполн емого по известным алгоритмам, содержимое сумматора 2, (« + 1)-го разр да 3 сумматора 2 и регистра частного 4 сдвигаетс влево, и цифры делител , выдвигающиес из регистра частного 4, передаютс в («+1)ЫЙ разр д 3 cjMMaTOpa 2. После окончани делени в регистре частного 4 находитс /г-разр дное число , округленное по (/г+1)-му разр ду.In the process of dividing, performed by known algorithms, the contents of adder 2, ("+ 1) -th bit 3 of adder 2 and private register 4 are shifted to the left, and the divisor digits coming out of private register 4 are transferred to (" +1) The third bit is 3 cjMMaTOpa 2. After the end of the division in the register of quotient 4, there is a / g-digit number, rounded to the (/ g + 1) -th bit.

Предмет изобретени Subject invention

Устройство дл делени двоичных чисел, содержащее п-разр дный сумматор, п-разр дные регистры делител и частного, причем входы сумматора соединены с выходами регистра делител , а также две группы вентилей , выходы которых соответственно соединены с входами регистров делител и частного, отличающеес тем, что, с целью сокращени затрат времени на округление частного, оно дополнительно содержит (п+1)-ый разр д сумматора, соединенный с выходом первого разр да регистра частного, а управл ющие входы всех вентилей обеих групп соединены друг с другом.A device for dividing binary numbers, containing a n-bit adder, p-bit divider and quotient registers, the inputs of the adder being connected to the outputs of the divider register, as well as two groups of gates, the outputs of which are respectively connected to the inputs of the divider and private registers, which differ that, in order to reduce the time spent on rounding the quotient, it additionally contains the (n + 1) -th digit of the adder connected to the output of the first digit of the quotient register, and the control inputs of all the gates of both groups are connected with a friend.

ОЗУ Ram

из ОЗУout of ram

VV