SU423046A1

SU423046A1 - Датчик средней скорости

Info

Publication number: SU423046A1
Application number: SU1763022A
Authority: SU
Priority date: 1972-03-23
Filing date: 1972-03-23
Publication date: 1974-04-05

Description

1

Изобретение относитс к измерению параметров движени .

Известные датчики средней скорости, содержащие преобразователь механического перемещени в электрические сигналы и дискриминатор направлени движени , обладают погрешностью от случайных возвратно-поступательных колебаний при основном направленном движении.

Цель изобретени - уменьшение погрешности от случайных возвратно-поступательных колебаний при основном направленном движении.

Это достигаетс тем, что предлагаемый датчик снабжен реверсивным счетчиком с подключенными на входе логической схемой запрет, а на выходе - с последовательно соединенными логическими схемами «ИЛИ, инвертор и запрет, при этом вход суммировани счетчика соединен с одним выходом дискриминатора , а вход вычитани счетчика через первую схему запрета, св занную с выходом схемы «ИЛИ, - с другим выходом дискриминатора, соединенным со второй схемой запрета.

На чертеже представлена функциональна схема предлагаемого датчика.

Датчик состоит из преобразовател 1 механического перемещени в электрические сигналы , дискриминатора 2 направлени движени , логической схемы 3 запрета и реверсивного счетчика 4. к которому последовательно подключены логические схемы «11ЛИ 5, инвертор 6 и втора схема запрет 7.

Объект контрол ОК 8 модулирует сигнал, который с помош,ью преобразовател 1 преобразуетс в пр моугольные импульсы Al и 2. Дискриминатор 2 представл ет собой устройство , позвол юш.ее по фазовым соотношени м импульсов и Х2 определ ть направление движени объекта контрол 01. При движении ОК в заданном направлении импульсы формируютс на выходе Лз, при движении в обратном направлении - - на Х.

Перед начало 1 работы, при включепии датчика, схема устанавливаетс в исходное состо ние, при котором реверсивный счетчик

4 устанавливаетс в положение, когда на выходе Хб; (. 2, 3...) присутствуют высокие уровни потенциалов (принимаетс , что схема 5 выполн ет функцию совпадени по высоким уровн м). Тогда при движепип ОК

в заданном направлении высокий уровень сигнала X запретит прохождение сигпала Хз на вход вычитани (-) счетчпка 4.

Одновременно инвертироБа П1ьп 1 схемой 6 сигнал X разрешит прохождение сигнала Аз

через схему 7 на «выход датчика.

При перемещении объекта контрол ОК в обратном направлении сигналы по вл ютс на выходе Х дискриминатора 2 и поступают на вход суммировани ( + ) реверсивного счетчика 4. При поступлении на вход ( + ) п импульсов Х (, 2, 3 . ..) на выходах Xg возникают низкие уровни, вследствие чего на выходе Xf схемы 5 так же по витс низкий уровень, который разрешит прохождение сигнала Хз через схему 3 на вход вычитани (-) реверсивного счетчика 4. Одновременно инвертированный на схеме 6 сигнал Х запретит прохождение сигнала з через схему 7.

Если при обратном движении объекта контрол ОК на вход ( + ) счетчика 4 поступает п импульсов, то после возвращени ОК к положению, с которого началось обратное перемещение, на вход (-) счетчика 4 также поступает п импульсов, и схема счетчика приходит в исходное состо ние.

Таким образом, если до момента возникновени обратного хода объекта контрол на «выход датчика прошло /(-импульсов, то следующий прошедший импульс на «выход датчика будет , т. е. такой, какой был бы

при монотонном движении объекта контрол , а временной интервал между К-им и К+1 импульсами определ ет среднее значение скорости движени объекта.

Предмет изобретени

Датчик средней скорости, содержащий преобразователь механического перемещени в

электрические сигналы и дискриминатор направлени движени , отличающийс тем, что, с целью уменьшени погрешности от случайных возвратно-поступательных колебаний при основном направленном движеНИИ , он снабжен реверсивным счетчиком с подключенными на входе логической схемой запрет, а на выходе - с последовательно соединенными логическими схемами «ИЛИ, инвертор и запрет, при этом вход суммировани

счетчика соединен с одним выходом дискриминатора , а вход вычитани счетчика через первую схему запрета, св занную с выходом схемы «ИЛИ, - с другим выходом дискриминатора, соединенным со второй схемой запрета.

/4 .

Xff,