SU421119A1

SU421119A1 - QUANTIZER PERIOD

Info

Publication number: SU421119A1
Application number: SU1780951A
Authority: SU
Original assignee: И. В. Кузьмин, М. Я. Минц, В. Н. Чинков, В. Ф. Канарский, В. Т. буха , А. Е. Буйный; Харьковский Институт Радиоэлектроники
Priority date: 1972-05-03
Filing date: 1972-05-03
Publication date: 1974-03-25

Description

1one

Изобретение касаетс цифровой электроизмер .ителыной техники и .может найти широкое .применение при построении цифровых широкодиапазон1ных вольтметров ,и амперметров, действуюпдих значений периодических сигналов , .анализаторов гармоник, анализаторов частотных хара.ктеристик и т. д.The invention relates to a digital electrical measurement of solid technology and can find a wide use in the construction of digital wide-range voltmeters, and ammeters, valid values of periodic signals, harmonic analyzers, frequency characteristics analyzers, etc.

Известно устройство, содержащее блок упра .влени , .соединенный с управл ющим входом первого вентил , через -который генератор эталонной частоты .подключен к вычитающему счетчику, и с управл ющим входом второго .вентил , к сипнально.му входу «оторого подключен генератор эталонной частоты; сум .матор, выход которого через элемент задержки и элемент «ИЛИ .соедин ен с одним.и входами группы вентилей .переноса, другие входы которой соединены с выходами раз-р дов .вычитающего счетчика, дел.итель частоты с неременным коэффициентом делени .A device containing a control unit is known. Connected to the control input of the first valve, through which the reference frequency generator is connected to the subtracting counter, and from the control input of the second ventilation fan, to the input reference generator is costly connected ; summator, the output of which is through the delay element and the element OR is connected to one and the inputs of the valve transfer group, the other inputs of which are connected to the outputs of the multiples of the subtracting counter, frequency divider with non-temporal division factor.

Одна.ко дл этого квантовател хара.ктерна невысока точность, что обусловлено накопительны .м характером методической погрешности задани .моментов нреобразова.ни .However, for this quantizer, the character is a low accuracy, which is due to the cumulative nature of the methodological error of the task of conversion.

.Предложенный квантователь отличаетс тем, что дл повышени его точности в него введен блок логических элементов «ИЛИ, одни входы которого соединены с выходом второго вентил , другие входы - с соответствуюншми выходами группы вентилей переноса , а выходы подключены к соответствующим разр дам сумматора, выход которого соединен со входом делител частоты с .неременньгм коэффициентом делени .The proposed quantizer is different in that in order to increase its accuracy, a block of "OR" logic elements is entered, some of the inputs of which are connected to the output of the second valve, other inputs with the corresponding outputs of the group of transfer valves, and the outputs of which are connected connected to the input of a frequency divider with .differential division factor.

На чертеже представлена структурна схема .квантовател .The drawing shows a structural diagram. Quantizer.

Квантователь содержит блок 1 управлени , импульсно-потенциальные вентили 2, 3, генератор 4 эталонной частоты, эле.мент «ИЛИ 5,The quantizer contains a control unit 1, pulse-potential gates 2, 3, generator 4 of the reference frequency, element "OR 5,

группу вентилей б .переноса, группу логических элементов «ИЛИ 7, сумматор 8, вычитающий счетчик 9, элел1ент 10 задерж.ки и делитель 11 частоты с переменным коэффициентом делени .a group of valves B. transfer, a group of logical elements OR 7, an adder 8, a subtractive counter 9, an element 10 of delay and a frequency divider 11 with a variable division factor.

Блок управлени 1 служит дл формировани импульсов, соответствующих началу и концу периода входного сигнала, и управлени работой остальных элеме.нтов. Счетные входы триггеров сум.матора 8 через группуThe control unit 1 serves to generate pulses corresponding to the beginning and end of the period of the input signal, and to control the operation of the other elements. Counting inputs trigger sum.mator 8 through group

элементов «ИЛИ 7 и группу вентилей переноса 6 поразр дно подключены к выхода1м триггера вычитающего счетчнка 9 так, чтобы из вычитающего счетчика 9 в сумматор 8 .переносилс пр мой код зап.исанного в нем числа при поступлении сигнала со схемы «ИЛИ 5 на импульсные входы вентилей нере.носа 6. В исходном положении вычитающий счетчик 9 и сум.матор 8 наход тс в нулевом состо нии , импульсно-потенциальные вентили 2 и 3The OR 7 and transfer valve group 6 elements are bitwise connected to the output 1m of the subtracting counter 9 so that from the subtracting counter 9 to the adder 8. transferred the direct code of the number written in it when the signal from the OR 5 circuit was received at the pulse inputs of the non-surge valves 6. In the initial position, the subtracting counter 9 and the sum. the device 8 is in the zero state, the pulse-potential valves 2 and 3

закрыты. По сигналу пуска блок управленч 1 открывает велтиль 2 ,на один период входного сигнала. За этот период -в вычитающий счетчик 9 с эталонного генератора 4 поступает импульсов, и его показа-ни равны (2 - Л), где k-число двоичных разр дов счетчика. По околчании периода входного сигнала блок управлени 1 закрывает вентиль 2, выдает лмпульс через схему «ИЛИ 5 на импульсные входы вентилей лер;еноса 6 дл пербноса показаний вычитающего счетчика 9 через схемы «ИЛИ 7 в сумматор 8, показани которого станут равными (2 - Л), и открывает вентиль 3. Начина со второго периода, и.мпульсы с генератора эталонной частоты 4 через открытый вентиль 3 поступают на входы олределеллых схем «ИЛИ 7, выбранных так, что каждым импульсом частоты /о в сумматор 8 параллельным кодом вводитс число п. с поступлением на схемы «ИЛИ 7 -т + шимпульсов , где |- | -цела часть числа - , л а выходе сумматора 8 ло вл етс импульс переполлеии , а в сумматоре остаетс число Ai ii-n - 7V. Импульс пераполлеаи сумматора 8 поступает через элемент задержки 10 (врем задержки олредел етс временем переходных процессов в сумматоре после по ,вле1ни импульса переполнели ) и схему «ИЛИ 5 на перенос локазалий вычитающего счетчика 9 в сум-матор 8. В результате показани сумматора станут равными (2 - ). В дальнейщем процессы в схеме лротекают аналогично. В|следствие того, что каждым выходным импульсом сумматора 8 по цепи обратной св зи в лего вводитс число (2 - N} число N вл етс емкостью сумматора 8. Очевидно, при поступлении на входы схем «ИЛИ 7 и.мпульсов частоты /о с вентил 3 иа .выходе :сум1матора 8 по витс л импульсов, а локазали сталут равными (2 - N). В течение второго периода входного сигнала на схемы «ИЛИ 7 поступит Л импульсов генератора эталонной частоты 4 и в сумматор 8 будет введено число N-n. За это же врем со стороны вычитающего счетчика 9 в .сумматор 8 будет введено число п-(2 - N), как в начале второго -периода локазали сумматора 8 были (2 - N), к лачалу третьего периода они станут равными: 2г - Л/ + /V-rt -f га(2 - АО - 2 - yV, т. е. локазани сумматора 8 восстанавливаютс . В течение каждого следующего периода входного сигнала ла выходе сумматора 8 будет формироватьс п очередных имлульсов. Пр.и этом методическа погрещность, ВЕЮСИма делением частоты, уменьшаетс до То. Максимальное значение абсолютной погрешности формировал1и любого временного ил тервала не превосходит Го. Максимальное значение относительной ло грешностл -, - JJL - / - формируемый временной ингде т - - тервал; J 1, 2, З...П Тогда т - У-/и Уменьшени методической погрещности можно добитьс увеличением частоты /о. Распределение моментов квантовали по периодам осуществл етс делителем частоты 11, состо щим из дес тичного счетчика 12 и декадных лереключателей 13. Исходным состо нием счетчика 12 вл етс (Ю™-1), где т - число разр дов счетчика , а переключател ми 13 усталавливаетс коэффициент пересчета q, равлый + l. В процессе р.аботы схемы число q вводитс в счетчик 12 кодов (Ю™ - q} каждым выходным импульсом устройства. В результате выходные имлульсы квантовател будут формироватьс в моменты времени: ti- - да п 2Т на (/ + 1)-ом, первом периоде, tz /3 (2/+1)-ом и т. д. С выхода делител 11 импульсы поступают в блок упра1влени 1 дл прекращени работы квантовател лосле формировали п квантов. П р е д Д1 е т и з о б р е т е н и Квантователь периода, содержащий блок управлени , соединенный с управл ющим входом первого вштил , через который генератор эталонной частоты подключен к вычитающему счетчику, и с управл ющим входом второго вентил , к сигнальному входу которого подключен генератор эталонной частоты; сумматор , выход которого через элемент задержки а элемент «ИЛИ соединен с одними входами группы ве1нтилей лереноса, другие входы которой соединены с выходами разр дов вычитающего счетчика, делитель частоты с перемелныл коэффициентом делени , отличающийс тем, что, с целью повышени точности устройства, в него введен блок логических элементов «ИЛИ, одни входы которого соединены с выходом второго 1вентил , другие входы - с соответствующими выходами группы вентилей переноса, а выходы подключены -к соответствующим разр дам сумматора , выход которого соединен со входом делител ча-стоты с переменным коэффициелтом делени .are closed. At the start signal, the management unit 1 opens the veltyl 2 for one period of the input signal. During this period, the subtracting counter 9 from the reference generator 4 receives pulses, and its values are equal to (2 - L), where k is the number of binary bits of the counter. After the period of the input signal is closed, the control unit 1 closes the valve 2, outputs a pulse through the OR circuit to the pulse inputs of the valve; exchanging 6 for perbnos subtractive counter 9 through the circuit OR 7 to the adder 8, the readings of which will be equal (2 - L ), and opens the valve 3. Starting from the second period, the pulses from the generator of the reference frequency 4 through the open valve 3 are fed to the inputs of the selective OR 7 schemes, so that each pulse of the frequency / o in the adder 8 is entered by a parallel code with admission to schemes “OR 7 t + pulses, where | - | - the whole part of the number is -, l and the output of the adder 8 is the momentum of the reversal, and in the adder the number Ai ii-n - 7V remains. The impulse of the Perepollei and the adder 8 enters through the delay element 10 (the delay time is determined by the time of transient processes in the adder after the pole, the impulse is overflowed) and the OR 5 scheme for transferring the value of the counting counter 9 to the totalizer 8. 2 -). In the future, the processes in the scheme are similar. In | due to the fact that each output pulse of the adder 8 along the feedback circuit, a number is entered in Lego (2 - N} the number N is the capacity of the adder 8. Obviously, when entering the inputs of the OR 7 and pulse frequency / o s gate 3 and output: summator 8 through ls pulses, and locally become equal to (2 - N). During the second period of the input signal, the number “OR 7” will receive l pulses of the reference frequency generator 4 and the number Nn will be entered into adder 8. For the same time, from the side of the subtracting counter 9, the number 8 will be entered into the adder 8 (2 - N), as in At the beginning of the second period, the lokazal of the adder 8 was (2 - N); by the third period, they will become equal: 2g - L / + / V - rt - f ha (2 - AO - 2 - yV, i.e. During each next period of the input signal on the output of the adder 8, n consecutive impulses will be generated. The method error, VEYUSIM by dividing the frequency, is reduced to To. The maximum value of the absolute error formed by 1 of any time or amount does not exceed GO. The maximum value of the relative error -, - JJL - / - formed by the time factor t - - the interval; J 1, 2, G ... P Then t - Y - / and the reduction of methodical error can be achieved by increasing the frequency / o. The distribution of moments is quantized by period by a frequency divider 11, consisting of a decimal counter of 12 and ten-day switchboards 13. The initial state of counter 12 is (ω ™ -1), where t is the number of digits of the counter, and switches 13 are set conversion factor q, equal + l. In the process of working the circuit, the number q is entered into the counter of 12 codes (S ™ ™ - q} with each output impulse of the device. As a result, the output impulses of the quantizer will be generated at times: t –– yes n 2T on (/ + 1) -th, the first period, tz / 3 (2 / + 1) -th and so on. From the output of divider 11, the pulses go to control unit 1 to stop the work of the quantizer and the Loosle is formed into p-quanta. et n and a period quantizer containing a control unit connected to the control input of the first one through which the reference frequency generator is connected to the subtracting counter, and with the control input of the second valve, to the signal input of which a reference frequency generator is connected, an adder, the output of which through the delay element and the OR element is connected to one input of a group of lerenos, the other inputs are connected to the outputs of the subtracting bits the counter, the frequency divider with a shallow division factor, characterized in that, in order to improve the accuracy of the device, a block of "OR" logic elements is entered into it, one of the inputs of which is connected to the output of the second 1 fan, other inputs with the corresponding outputs of the group of transfer valves, and outputs connected to the corresponding discharge of the adder, the output of which is connected to the input of a frequency divider with a variable division ratio.

I„.I „.