SU456366A1 - Controlled frequency divider - Google Patents

Controlled frequency divider

Info

Publication number
SU456366A1
SU456366A1 SU1836598A SU1836598A SU456366A1 SU 456366 A1 SU456366 A1 SU 456366A1 SU 1836598 A SU1836598 A SU 1836598A SU 1836598 A SU1836598 A SU 1836598A SU 456366 A1 SU456366 A1 SU 456366A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
code
frequency divider
controlled frequency
circuit
Prior art date
Application number
SU1836598A
Other languages
Russian (ru)
Inventor
Анатолий Васильевич Ходаков
Original Assignee
Предприятие П/Я Р-6269
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6269 filed Critical Предприятие П/Я Р-6269
Priority to SU1836598A priority Critical patent/SU456366A1/en
Application granted granted Critical
Publication of SU456366A1 publication Critical patent/SU456366A1/en

Links

Description

1one

Устройство предназначено дл  использовани  в аппаратуре дл  обработки цифровой информации, может найти применение в измерительной цифровой аппаратуре и аппаратуре телеуправлени  и автоматики.The device is intended for use in digital information processing equipment; it can be used in digital measuring equipment and telecontrol and automation equipment.

Известны управл емые делители частоты, выходна  частота которых пропорциональна входной частоте л обратно пропорциональна числу, представленному двоично-дес тичным кодом на параллельных входах управлени  коэффициентом пересчета, содержащие счетчик на триггерах, нулевые плечи которых соединены с одним из входов вентилей, другие входы которых подключены к шинам кода управлени , а выходы соединены со схемой «ИЛИ.Known controlled frequency dividers, the output frequency of which is proportional to the input frequency l are inversely proportional to the number represented by the binary-decimal code on the parallel inputs of the conversion factor control, containing a counter on the triggers whose zero arms are connected to one of the valve inputs, the other inputs are connected to control code, and the outputs are connected to the OR circuit.

Эти делители требуют дополнительной аппаратуры дл  управлени  непосредственно кодом с естественными весами двоичных разр дов (8-4-2-1) и обеспечени  надежного сброса счетчика.These dividers require additional hardware to control directly the code with natural weights of binary digits (8–4–2–1) and to ensure reliable counter reset.

Цель изобретени  - упрощение устройства и повышение его надежности - достигаетс  тем, что входна  шина предлагаемого делител  соединена с дополнительным входом схемы «ИЛИ, выход которой через инвертор Соединен с шиной установки счетчика в единичное состо ние.The purpose of the invention is to simplify the device and increase its reliability - is achieved by the fact that the input bus of the proposed divider is connected to an additional input of the OR circuit, the output of which through the inverter is connected to the meter installation bus in a single state.

На чертеже представлена функциональна  схема устройства.The drawing shows the functional diagram of the device.

Делитель состоит из двоичного счетчика 1, вентилей 2, схемы «ИЛИ 3, инвертора 4, входной шипы 5 и входных шин кода управлени  6.The divider consists of a binary counter 1, valves 2, the circuit OR 3, the inverter 4, the input spikes 5 and the input buses of the control code 6.

Работает устройство следующим образом.The device works as follows.

При поступлении на вход 5 входной частоты двоичный счетчик 1 считает до тех пор, пока в нем не установитс  код, совпадающий с кодом управлени , равным двоичному коду коэффициента делени  за вычетом единицы. До этих пор хот  бы на одном из выходов вентилей 2 и выходе схемы «ИЛИ 3 присутствует уровень единицы, а уровень нул  на выходе инвертора 4 не преп тствует изменению состо ни  двоичного счетчика. При установлении на двоичном счетчике кода, совпадающего с управл ющим, на выходах всех вентилей присутствует уровень нул . Входной импульс, вызвавший установление (по счетному входу) указапного кода, до своего окончани  поддерживает уровень единицы на выходе схемы «ИЛИ 3 и соответственно - уровень нул  на выходе инвертора.When the input frequency arrives at input 5, binary counter 1 counts until it sets a code that matches the control code equal to the binary code of the division factor minus one. Until now, at least at one of the outputs of the valves 2 and the output of the OR 3 circuit, the unit level is present, and the zero level at the output of the inverter 4 does not prevent the binary counter state from changing. When a code is established on a binary counter, which coincides with the controlling one, the zero level is present at the outputs of all gates. The input pulse, which caused the setting of a point code (at the counting input), until its end, maintains the unit level at the output of the OR 3 circuit and, accordingly, the zero level at the inverter output.

В момент окончани  входного импульса на входах схемы «ИЛИ 3 не остаетс  ни одного уровн  единицы, и на выходе инвертора 4 по вл етс  уровень, который устанавливает двоичный счетчик в состо ние «все единицы.At the moment the input pulse ends, at the inputs of the "OR 3" circuit there is not a single level of units, and at the output of inverter 4 a level appears that sets the binary counter to the state of "all units."

Установка всего двоичного счетчика в единицу не измен ет уровней на выходах вентилей, ноэтому имнульс установки в едкннцу - полноценный , его длительность равна паузе между входными импульсами. Следующий импульс счета по цепи переноса переводит счетчик в нуль.Setting the entire binary counter to the unit does not change the levels at the outputs of the valves, but therefore the installation impulse in the unit is full, its duration is equal to the pause between the input pulses. The next count impulse along the transfer chain brings the counter to zero.

ЕСЛИ двоичный счетчик собран на триггерах , устанавливаемых в нуль инверсным импульсом , инвертор 4 после схемы «ИЛИ 3 не нужен.IF the binary counter is assembled on the triggers set to zero by an inverse pulse, inverter 4 after the scheme “OR 3 is not needed.

При управлении коэффициентом пересчета от пр мого двоичного кода счетчик должен быть вычитающим, а код управлени  должен подаватьс  через инверторы.When controlling the conversion rate from the forward binary code, the counter must be subtractive, and the control code must be fed through inverters.

Предмет изобретени Subject invention

Управл емый делитель частоты, содержащий входную шину, двоичный счетчик па триггерах , нулевые плечи которых соединены с одними из входов вентилей, другие входы которых подключены к шинам кода управлени , а выходы соединены со схемой «ИЛИ, и шину установки двоичного счетчика в единичное состо ние, отличающийс  тем, что, с целью упрощени  устройства и повышени  его надежности, входна  шина соединена с одним из входов схемы «ИЛИ, выход которой через инвертор соединен с шиной установки двоичного счетчика в единичное состо ние .A controlled frequency divider containing an input bus, a binary counter on triggers, zero shoulders of which are connected to one of the valve inputs, the other inputs of which are connected to the control code buses, and the outputs are connected to the OR circuit, and the binary counter installation bus in a single state characterized in that, in order to simplify the device and increase its reliability, the input bus is connected to one of the inputs of the OR circuit, the output of which through the inverter is connected to the bus of installation of the binary counter into one state.

II

SU1836598A 1972-10-11 1972-10-11 Controlled frequency divider SU456366A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1836598A SU456366A1 (en) 1972-10-11 1972-10-11 Controlled frequency divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1836598A SU456366A1 (en) 1972-10-11 1972-10-11 Controlled frequency divider

Publications (1)

Publication Number Publication Date
SU456366A1 true SU456366A1 (en) 1975-01-05

Family

ID=20529339

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1836598A SU456366A1 (en) 1972-10-11 1972-10-11 Controlled frequency divider

Country Status (1)

Country Link
SU (1) SU456366A1 (en)

Similar Documents

Publication Publication Date Title
GB1283705A (en) Improvements in or relating to pulse-counting circuits
SU456366A1 (en) Controlled frequency divider
SU919090A1 (en) Device for monitoring operation of counter with potential output
US3890490A (en) Digital data totalizer system
SU428385A1 (en)
SU430372A1 (en) DEVICE FORMATION OF TEMPORAL SEQUENCE OF PULSES
SU437229A1 (en) Frequency divider
SU677095A1 (en) Number code- to-pulse recurrence frequency converter
SU455493A1 (en) Reversible Binary Counter
SU894875A2 (en) Device for changing pulse repetition frequency
SU436352A1 (en) DEVICE FOR FINDING THE RELATIONSHIP OF TWO NUMBER OF PULSE CODES
SU706935A2 (en) Pulse quantity divider
SU1182667A1 (en) Frequency divider with variable countdown
SU409386A1 (en) DECIMAL COUNTER
SU961140A1 (en) Pulse recurrence rate to code integrating converter
SU508940A1 (en) Binary counter
SU496570A1 (en) Integrator
SU864585A1 (en) Counting device
SU413479A1 (en)
SU401006A1 (en) BINARY PULSE COUNTER
SU383218A1 (en) DEVICE FOR DETERMINING THE DURATION OF THE ELEMENTARY DELIVERY OF TELEGRAPHIC MESSAGES WITH DIFFERENT TELEGRAPHIC SPEEDS
SU1166100A1 (en) Dividing device
SU708361A1 (en) Arrangement for adding pulse-frequency signals
SU421119A1 (en) QUANTIZER PERIOD
SU750480A1 (en) Device for comparing numbers with tolerances