SU417892A1

SU417892A1 -

Info

Publication number: SU417892A1
Application number: SU1785572A
Authority: SU
Priority date: 1972-05-15
Filing date: 1972-05-15
Publication date: 1974-02-28

Description

Изобретени относитс к области радиотехники .The invention relates to the field of radio engineering.

Известны усилители посто нного тока (УПТ), содержащие носледовательно соединенные нервый нереключатель, усилитель, второй переключатель, нормально замкнутый и нормально разомкнутый, контакты которого через заноминающее устройство подключены к сумматору, и элемент отрицательной обратной св зи, нодключенный между выходом сумматора и нормально разомкнутым контактом нервого нереключател .Known direct current amplifiers (UFD), containing the successively connected nerve switch, an amplifier, a second switch, normally closed and normally open, the contacts of which are connected to an adder through a memory device, and a negative feedback element connected between the output of the adder and the normally open contact non-switch nerve.

Цель изобретени - уменьшение искажени усилител .The purpose of the invention is to reduce the distortion of the amplifier.

Дл этого в предлагаемом усилителе на входе запоминающего устройства, подключенного к нормал1 но разомкнутому контакту второго нереключател , включены последовательно соединенные нормально разомкнутый ключ и дополнительиый сумматор, второй вход которого соединен с выходом дополнительного заномииающего устройства, введенного через нормально замкнутый ключ между выходом сумматора и элементом отрицательной обратной св зи.To do this, in the proposed amplifier, at the input of a storage device connected to the normal1 but open contact of the second non-switch, are connected in series a normally open key and an additional adder, the second input of which is connected to the output of an additional locking device entered through a normally closed key between the output of the adder and the negative element feedback.

На чертеже показана блок-схема описываемого усилител .The drawing shows the block diagram of the described amplifier.

В усилителе входной зажим через а переключател 1, усилитель 2, клемму а icреклюгатсл 3 и запоминающее устройствоIn the amplifier, the input terminal through the switch 1, the amplifier 2, the terminal and the ic connector 3 and the storage device

4 соединен с входом сумматора 5, выход которого через ключ б, запоминающее устройство 7 и элемент 8 отрицательной обратной св зи соединен с клеммой б переключател 1 и с4 is connected to the input of the adder 5, the output of which is connected via the switch b, the memory 7 and the negative feedback element 8 is connected to the terminal b of the switch 1 and

входом су.мматора 9. Вычитающий вход сумматора 9 соединен с клеммой б переключател 3, а выход - с ключом 10, второй вход которого через запоминающее устройство II соединен с входом сумматора 5.input som.mator 9. Subtractive input of the adder 9 is connected to the terminal b of the switch 3, and the output with the key 10, the second input of which through the storage device II is connected to the input of the adder 5.

Усилитель работает следующим образом.The amplifier works as follows.

В первый такт измерени переключатели 1 и 3 наход тс в положении а, ключ 6 замкнут, ключ 10 разомкнут. В результате такого подключени входное напр жение усиливаетс In the first measurement cycle, switches 1 and 3 are in position a, key 6 is closed, key 10 is open. As a result of this connection, the input voltage is amplified

усилителем 2, запоминаетс заноминающими устройствами 4 и 7 как напр жение (У), и с выхода последнего поступает на суммирующий вход сумматора 9 и, ослабленное обратной св зью, на клемму б входного переключател . Во втором такте п.ерсключателн 1 и 3 перевод тс в положение б, ключ 6 размыкаетс , а ключ 10 замыкаетс . В результате напр жение с выхода обратной цени усиливаетс усилителем 2 и поступает на вычитающийthe amplifier 2, is remembered by the storage devices 4 and 7 as a voltage (V), and from the output of the latter goes to the summing input of the adder 9 and, weakened by feedback, to the terminal b of the input switch. In the second cycle, p. 1 and 3 are switched to position b, key 6 is opened, and key 10 is closed. As a result, the voltage from the return value output is amplified by amplifier 2 and fed to the subtracting voltage.

вход сумматора 9, выходное напр жение которого t/2 запоминаетс запоминающим устройством 11 и поступает на вход сумматора 5. гапр л-сепие t/ci на выходе сумматора 5 равпоthe input of the adder 9, the output voltage of which t / 2 is memorized by the storage device 11 and is fed to the input of the adder 5. haprl-sepia t / ci at the output of the adder 5

и,,и, + и,(1)and ,, and, + and, (1)