SU416692A1

SU416692A1 -

Info

Publication number: SU416692A1
Application number: SU1734725A
Authority: SU
Priority date: 1972-01-05
Filing date: 1972-01-05
Publication date: 1974-02-25

Description

Изобретение относитс .к автоматике и вычислительной технике и может быть использовано в ;вычислительных машинах и в агрегати;роваииых информационных И31мерительных комплексах.The invention relates to automation and computing technology and can be used in computing machines and in aggregates, information and measuring complexes.

Известно арифметическое устройство, содержащее блок управлени , выходы которого соединены со входными регистром и лер;вы,м выходом сумматора-вычитател , первый вход iKOToporo через этервый переключатель св зан с выходом входного регистра, и первый операционный регистр.An arithmetic unit is known that contains a control unit whose outputs are connected to the input register and ler; you, the output of the adder-subtractor, the first input of the iKOToporo, through the first switch, are connected to the output of the input register, and the first operational register.

Одна1ко известное устройство достаточно сложное.However, the known device is quite complicated.

Целью изоб1ретени вл етс упрощение устройства.The purpose of the invention is to simplify the device.

Дл этого устройство содержит суМ|Матор, второй оперативный регистр и лин ю задержки , причем 1ВЫХОД сум1матора подключен :ко второму ВХОДУ сумматора-вычитател и через Второй .переключатель - к первому оператиБно му регистру, выход которого св зан с первым входом сумматора и через линию задержки со вторым входом cyuMMaTOipa, вход второго оперативного регистра через третий лереключатель св зан с лервым выходом сумматора-вычитател , а выход через последовательно соединенные четвертый и; первый переключатели св зан с первым входом сумма2For this, the device contains a sumM | Mator, a second operational register and a delay line, with 1 TERMINATOR OUT connected: to the second INPUT of the adder-subtractor and through the Second. delays with the second input cyuMMaTOipa, the input of the second operational register through the third switch is connected with the left output of the adder-subtractor, and the output through the series-connected fourth and; the first switches are connected to the first input sum2

тора-:вычитател , выход .которого соединен со вторым нереключателем.toro-: subtractor, the output of which is connected to the second non-switch.

На чертеже приведена -блок-схема устройства .The drawing shows a block diagram of the device.

Арифметическое устройство содерж1гг блок управлени 1, входной регистр 2, сумматорвычитатель 3, сумматор 4, линию задержки 5, первый оперативный регистр 6, второй оперативный регистр 7, переключатели 8-11.The arithmetic unit contains a control unit 1, an input register 2, an adder, a reader 3, an adder 4, a delay line 5, a first operational register 6, a second operational register 7, switches 8-11.

Устройство .ра.ботает следующим образом. В режиме ввода кажда очередна тетрада, представл юща дес тичную цифру числа, поступает из блока управлепи во входной регистр 2, откуда через переключатель 8The device .rabotaet as follows. In the input mode, each successive tetrad, which represents the decimal digit of the number, comes from the control unit to the input register 2, from which through the switch 8

попадает на вход сумматора-вычптател 3, установленного на сложение.gets to the input of adder-calculator 3, set to addition.

Одновре енпо с этим содержимое первого оперативного регистра 6 через цепочку, состо п;ую из линии задержки 5 и сумматора 4, поступает па второй вход сумматора-вычитател 3. На сумматоре-вычитателе 3, таким образом , сдммируетс в двоичлом коде очередна тетрада с умноженным на 10 ранее введенным числом. Сумма через переключатель 9 поступает в первый оперативный регистр 6 и остаетс там до ввода следующей очередной цифры. По окоичании ввода накопленное двоичное число может быть цередано из первогоAt the same time, the contents of the first operational register 6 through the chain, consisting of the delay line 5 and the adder 4, enters the second input of the adder-subtractor 3. On the adder-subtractor 3, the next tetrad with the multiplied is mixed in the binary code 10 previously entered number. The sum through switch 9 enters the first operational register 6 and remains there until the next next digit is entered. By entering the input, the accumulated binary number can be transferred from the first

оперативного регистра 6 с его выхода.operational register 6 with its release.