SU415658A1

SU415658A1 -

Info

Publication number: SU415658A1
Application number: SU1691808A
Authority: SU
Priority date: 1971-08-26
Filing date: 1971-08-26
Publication date: 1974-02-15

Description

1one

Предложение отиоситс к области автоматики и вычислительной техники и предназначено дл преобразовани цифрового кода в число-импульсный код.The proposal relates to the field of automation and computer technology and is intended to convert a digital code into a number-pulse code.

Известен преобразователь двоичного кода в последовательпость импульсов, содержащий в каждом разр де триггер, два вентил , одновибратор , три дифференцирующие цепочки, а также общие схемы «ИЛИ и инвертор; в случае изменени входного кода в момент, когда процесс преобразовани предыдущей кодовой комбинации не закончен, произойдет искажеиие выходной последовательности.The known converter of a binary code into a sequence of pulses, containing in each discharge a trigger, two valves, a one-shot, three differentiating chains, as well as the general OR and inverter circuits; if the input code changes at the moment when the conversion process of the previous code combination is not completed, the output sequence will be distorted.

С целью повыщени помехоустойчивости выход общей схемы «ИЛИ соединен с первым входом триггера управлени и через первый дополнительный вентиль - с первым входом триггера пам ти, нулевой выход триггера управлени соединен со входом первого дополнительного вентил , а единичный выход соединен через дополнительную схему «ИЛИ со входом одиовибратора младшего разр да, нулевой и единичный выходы триггера пам ти соединены со входами соответственно второго н третьего дополнительных вентилей, вторые входы которых соединены с выходом одновибратора старщего разр да, выход второго дополнительного вентил соединен со вторым входом -фиггера пам ти и входом дополнительной схемы «ИЛИ, выход третьего дополнительного вентил соединен со вторым входом триггера унравлени .In order to improve noise immunity, the output of the general OR circuit is connected to the first control trigger input and through the first additional gate to the first memory trigger input, the zero output of the control trigger is connected to the input of the first additional valve, and the single output is connected via an additional OR circuit to the input low-end single vibration damper, zero and single outputs of the memory trigger are connected to the inputs of the second and third additional gates, respectively, the second inputs of which are connected to the output of the high-end driver, the output of the second auxiliary valve is connected to the second input of the memory figurine and the input of the additional OR circuit, the output of the third additional valve is connected to the second input of the equalization trigger.

Это позвол ет повысить помехоустойчивость устройства за счет исключени искажений выходной последовательностн импульсов ирн изменении входного кода во врем иреобразоиаии предыдущей входгюн кодовой комбинации . На чертеже представлена схема предлагае .мого устройства.This allows improving the noise immunity of the device by eliminating distortions of the output pulse sequence and changing the input code during the transformation of the previous input pattern. The drawing shows a diagram of the proposed device.

Схема содержит триггеры 1, образующие запоминающнй регистр, 2, дополнительные вентили 3, 4, 5, однпвибраторы 6, дифференцирующие ценочки 7, общую схемуThe circuit contains triggers 1, which make up the memory register, 2, additional gates 3, 4, 5, one-actuators 6, differentiating little points 7, the general scheme

«ИЛМ 8, выходные схемь «ИЛИ 9, триггер пам ти 10, триггер уиравлени II, инвертс1р 12, выходы импульсов различной пол рности 13 и 14, дополнительную с.хему «ИЛИ 15. Устройство работает следуюихнм образом.“ILM 8, output circuits OR 9, memory trigger 10, trigger II, inverter 12, outputs of pulses of different polarity 13 and 14, additional circuitry“ OR 15. The device works as follows.

Входной параллельный двоичный код запоминаетс триггерами 1. Необходимым н достаточным условием работы схемы вл етс изменение состо нн хот бы одного триггера. Это означает, что при изменении параллельного цифрового кода преобразователь автоматически включаетс в работу и генерирует последовательность импульсов, соответствующую новому значению кода. При изменении состо ни какого-либо из триггеров 1 сигналThe input parallel binary code is stored by triggers 1. A necessary and sufficient condition for the operation of the circuit is a change in the states of at least one trigger. This means that when the parallel digital code is changed, the converter automatically turns on and generates a sequence of pulses corresponding to the new code value. When the state of any of the triggers changes, 1 signal

с его выхода днфференцируегс (;д11ой из диффереицирующих цепочек 7 (в зависимости от того, перешел ли триггер из состо ни «О в состо ние «1 или наоборот); сигнал дифференцировани через схему «ИЛИ 8 поступает на установочный вход триггера управлени 11, который, изменив свое состо ние, через схему «ИЛИ 15 запускает одновибратор 6 младшего разр да и подает разрешаюший потенциал на вентиль 3.from its output differentiated (; the other of the differentiating chains 7 (depending on whether the trigger has passed from the state "O to state" 1 or vice versa); the differentiation signal goes through the circuit "OR 8 to the installation input of control trigger 11, which by changing its state, through the scheme "OR 15 starts the one-shot one-shot 6 low-order bit and delivers the resolving potential to the gate 3.

Задний фронт имнульса указанного одновибратора , продифференцированный цепочкой 7, возбуждав входы вентилей 2 этого же разр да. В зависимости от состо ни триггера младшего разр да сигнал с одного из его выходов поступает па вход соответствуюшего вентил 2. Вентиль, на оба входа которого поступает сигнал, открываетс и передает сигнал через выходную схему «ИЛИ 9 на один из выходов устройства 13 или 14. При состо нии триггера «О сигнал (например, отрицательной пол рности) с вентил 2 проходит через схему 9 на выход 13. При состо нии триггера «1 сигнал с другого вентил 2 через другую схему 9 поступает на инвертор 12, который измен ет пол рность импульса, носчупаюш ,его на выход 14. Следовательно, пол рность первого импульса на выходах преобразовател определ етс состо нием триггера 1 младшего разр да. В то же врем импульс с дифференцируюшей цепочки 7 младигего разр да возбуждает одповибратор 6 соседнего старшего разр да, работаюн,его аналогично. При возбуждении одновибратора G самого старшего разр да, завершающего опрос запомипаюн1 ,его регистра, сигнал с него, продифференцированный цепочкой 7, поступает па входы вентилей 4 и 5. На втором входе вентил 4 имеетс разрешаюший потенциал от триггера пам ти 10, наход шегос в исходном состо пии . Вентиль 4 пропускает поступиБП1ий сигнал от одновибратора и опрокидывает триггер управлени 11 в исходное состо пие. Схема приходит в исходное состо ние и готова к работе.The back front of the impulse of the specified one-shot, differentiated by the chain 7, excited the inputs of the valves 2 of the same discharge. Depending on the state of the low-order trigger, the signal from one of its outputs enters the input of the corresponding valve 2. The valve, to which both inputs receive a signal, opens and transmits a signal through the output circuit OR 9 to one of the outputs of the device 13 or 14. When the state of the trigger "O signal (for example, negative polarity) from the valve 2 passes through circuit 9 to the output 13. When the state of the trigger" 1, the signal from another valve 2 through another circuit 9 is fed to the inverter 12, which changes impulse noschupayush it on stroke 14. Therefore, the polarity of the first pulse of the inverter output is determined state of the flip-flop 1 the least significant bit. At the same time, the impulse from the differentiating chain of 7 small bits excites the 6 secondary supercharger of the neighboring senior bit, it works, it is similar. When the one-shot G of the most senior bit is excited, which completes the interrogation by remembering its register, the signal from it, differentiated by chain 7, goes to the inputs of gates 4 and 5. At the second input of gage 4, there is a resolving potential from memory trigger 10, which is in the original state of fi. Valve 4 transmits the input signal from the one-shot and overturns control trigger 11 to its initial state. The circuit comes back to its original state and is ready for operation.

Если в процессе преобразовани произойдет изменение состо ни триггеров 1 запомипающего регистра, сигнал через схему «ИЛИ 8 поступает па вход вентил 3, на втором входе которого имеетс разрешаюш,ий потенциал, и изменит исходное состо пие триггера пам ти 10. При этом сниметс разрешаюихий потенциал со второго входа вентил 4, а на второй вход вентил 5 поступает разрешаюший потенциал.If during the conversion a change occurs in the state of the flip-flop register 1, the signal through the circuit OR 8 enters the valve 3 input, at the second input of which there is a resolving potential, and changes the initial state of the memory trigger 10. At the same time, the resolving potential From the second input of the valve 4, and to the second input of the valve 5, the resolving potential flows.

При поступлепии сигнала с одновибратора 6 старшего разр да, завершающего опрос регистра пам ти, па вход вентил 5 последний передает сигнал через схему «ИЛИ 15 на одновибратор б младшего разр да, KOTopijui начнет повторный контрольный цикл опроса триггеров 1, что фиксирует изменени в регистре предыдущего цикла опроса. В то же врем сигнал, поступивший от одновибратора 6 старшего разр да на вход вентил 4, не может вернуть триггер управлени 11 в исходное состо ние из-за отсутстви разрещаюн;его потенциала на втором входе вентил 4, что исключает возможность начала нового цикла опроса до окончани повторного контрольного цикла. Одновременно с запуском одповибратора 6 младшего разр да при повторном цикле сигнал с выхода вентил 5 возвращает триггер пам ти 10 в исходное состо ние, подготовив его тем самым к приему инфориации о новых изменени х в запоминающем регистре . При этом снимаетс разрешающий потенциал со входа вентил 5 и подаетс разрещающий потенциал на вход вентил 4. После окончани повторного контрольного циклаUpon receipt of the signal from the one-shot 6 high-end bit that completes the polling of the memory register, pa input of the valve 5 transmits the signal through the OR15 circuit to the one-shot b low-bit, KOTopijui will start the second control polling cycle of the previous triggers survey cycle. At the same time, the signal received from the high-order single-shot 6 to the input of the valve 4 cannot return control trigger 11 to its original state due to the absence of an enable; its potential at the second input of the valve 4 eliminates the possibility of starting a new polling cycle before end of repeated control cycle. Simultaneously with the start of the low-voltage sampler 6, during a repeated cycle, the signal from the output of the valve 5 returns the memory trigger 10 to the initial state, thus preparing it for receiving information about new changes in the memory register. In this case, the resolving potential is removed from the input of the valve 5 and the allowing potential is applied to the input of the valve 4. After the end of the repeated control cycle

сигналом с одновибратора 6 старшего разр да триггер управлени 11 возвращаетс в исходное состо ние. Схема снова готова к работе . Период чередовани импульсов на выходеby a signal from the one-shot six-bit higher trigger, the control trigger 11 returns to the initial state. The circuit is again ready for operation. Pulse Alternation Period

устройства равен времени отработки одновибраторов . При состо нии «1 триггера любого разр да соответствуюи1,ий импульс отрицательной пол рности по вл етс на выходе 13. При состо нии «О триггера на выходе 13 импульса иет. Fla выходе 14 генерируютс импульсы положительной пол рности, соответствуюшие триггерам, наход щимс в состо нии «О.the device is equal to the time of testing one-shot. In the state of "1 flip-flop of any bit, the corresponding1, dead impulse of negative polarity appears at output 13. Under the" O flip-flop at output 13 impulse. Fla output 14 generates positive polarity pulses corresponding to the flip-flops that are in the "O" state.

Предмет изобретени Subject invention

Преобразователь двоичного кода в носледовательность имнульсов, содержащий в каждом разр де триггер, выходы которого соедипены через дифференцнруюнше цепочки со входами оби1,ей схемы «ИЛИ, а через вентили - со входами соответствующих выходных схем «ИЛИ, входы вентилей через дифференцирующую цепочку соединены с выходом одновибратора, вход которого соединен через дифференцирующую цепочку с выходом одновибратора предыдущего младитего разр да , выход одной из выходных схем «ИЛИ соединен со входом иивертора, триггер управлени , триггер пам ти, дополнительные вентили и схему «ИЛИ, отличающийс тем, что, с целью повышени помехоустойчивости, выход общей схемы «ИЛИ соединен с первым входом триггера управлени и через первыйA binary code converter into a continuity of pulses containing a trigger in each bit, the outputs of which are connected via differential chains to the inputs obi1, the OR circuit is connected to the inputs of the corresponding output circuits OR, the inputs of the valves are connected to the mono-vibrator output through the differentiating circuit whose input is connected through a differentiating chain with the output of the previous low-pass single-oscillator, the output of one of the output circuits OR is connected to the input of iivertora, control trigger, trigger memory, additional valves and an OR circuit, characterized in that, in order to increase noise immunity, the output of the common OR circuit is connected to the first control trigger input and through the first

дополнительный вентиль - с иервым входом триггера пам ти, пулевой выход триггера управлени соединен со входом первого дополнительного вентил , а единичный выход соединен через дополнительную схему «ИЛИ соthe auxiliary valve is connected to the memory trigger input of the memory, the bullet output of the control trigger is connected to the input of the first auxiliary valve, and the single output is connected via the additional OR circuit

входом одновибратора младшего разр да, пулевой и едипичпый выходы триггера пам ти соединены со входами соответственно второго и третьего дополнительных вентилей, вторые входы которых соединены с выходом одновибратора старшего разр да, выход второго дополнительного вентил соединен со вторым входом триггера пам ти и входом дополнительной схемы «ИЛИ, выход третьего дополнительного вентил соединен со вторым входом триггера управлени .the input of the one-shot one-shot, the bullet and single-output outputs of the memory trigger are connected to the inputs of the second and third additional gates respectively, the second inputs of which are connected to the output of the high-voltage single-vibration one, the output of the second additional gate is connected to the second input of the memory trigger and the input of the additional circuit OR, the output of the third additional valve is connected to the second control trigger input.