SU413620A1 - - Google Patents

Info

Publication number
SU413620A1
SU413620A1 SU1820586A SU1820586A SU413620A1 SU 413620 A1 SU413620 A1 SU 413620A1 SU 1820586 A SU1820586 A SU 1820586A SU 1820586 A SU1820586 A SU 1820586A SU 413620 A1 SU413620 A1 SU 413620A1
Authority
SU
USSR - Soviet Union
Prior art keywords
circuits
valves
outputs
inputs
valve
Prior art date
Application number
SU1820586A
Other languages
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1820586A priority Critical patent/SU413620A1/ru
Application granted granted Critical
Publication of SU413620A1 publication Critical patent/SU413620A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

1one

Вентильио-кольцевой распределитель импульсов относитс  к устройствам автоматики, вычислительной техники и св зи и предназначен дл  счета или распределени  во времени импульсов.The fan-ring pulse distributor refers to automation, computing and communication devices and is designed to count or distribute pulses in time.

Известны вентильно-кольцевые распределители импульсов, содержащие вентили «И - НЕ/ИЛИ - НЕ, выходы и входы которых соединены между собой соответственно, и схему управлени , состо щую из кольцевого распределител , вход которого подсоединен к И1ине поступлени  тактовых импульсов, а выходы подсоединены к выходам вентилей «li-НЕ/ИЛИ -ME.Valve-ring pulse distributors are known, including AND-NOT / OR-NOT valves, whose outputs and inputs are interconnected, respectively, and a control circuit consisting of an annular distributor, whose input is connected to the I1 input of clock pulses, and outputs are connected to the outputs of the valves "li-NOT / OR -ME.

Цель изобретени  - расширение функциональных возможностей устройства.The purpose of the invention is to expand the functionality of the device.

Дл  этого в предлагаемый распределитель импульсов дополнительно введены схемы «И, причем вентили «И - НЕ/ИЛИ - НЕ разделены на группы по п вентилей «И - НЕ/ /ИЛИ-НЕ в каждой (п-число входов вентил  «И-НЕ/ИЛИ-НЕ), выходы вентилей «И - НЕ/ИЛИ - НЕ каждой группы подсоединены к входам схем «И, выходы которых через другие схемы «И подсоединены входам вентилей «И - НЕ/ИЛИ - НЕ слецующих по направлению распределени  групп, остальные входы указанных схем «И подсоединены к выходам соответствующих т - 2 схем «И, входы которых соединены с выходами вентилей «И-НЕ/ИЛИ - НЕ (т - число групп по п вентилей «И - НЕ/ИЛИ - НЕ в каждой). На чертеже изображена схема предлагаемого вептильно-кольцевого распределител .To do this, the proposed AND impulse distributor additionally introduced the schemes “AND, and the valves” AND –NOT / OR - are NOT divided into groups according to n valves “AND - NOT / / OR-NOT in each (n is the number of inputs of the valve“ AND-NO / OR-NOT), the outputs of the "AND-NOT / OR" valves NOT of each group are connected to the inputs of the AND circuits, the outputs of which through other circuits AND are connected to the inputs of the AND-NOT / OR valves not following in the distribution direction of the groups, the other inputs of the specified circuits "And connected to the outputs of the corresponding t - 2 circuits" And, the inputs of which are connected to the outputs of the valves NAND / OR - NOT (m - number of groups of n gates "and - NOT / or - in each). The drawing shows the scheme of the proposed annular distributor.

Он состоит из вентилей - схем «И - НЕ/ /ИЛИ - НЕ 1 -12, схем совпадени  - схем «И 13-18, схемы 19 управлени . Распределитель работает следующим образом .It consists of gates - circuits "AND - NOT / / OR - NOT 1-12, coincidence circuits - circuits" AND 13-18, control circuits 19. The distributor works as follows.

В любом из устойчивых состо ний схемы только один из всех вентилей 1 - 12 находитс  в отличном от остальных состо ний, и тогда на его выходе нрисутствует сигнал логического нул . Внутри каждой группы это обеспечиваетс  за счет св зей каждого вентил  с другими . Дл  того чтобы логический нуль (низкий уровень нанр л-сени ) был только на выходе одного вентил  только одной группы, всеIn any of the stable states of the circuit, only one of all the gates 1–12 is in a different state than other states, and then a logical zero signal is present at its output. Within each group, this is ensured by the connections of each valve to the others. In order for the logical zero (low level of the nanr-canopy) to be only at the output of one valve of only one group, all

вентили имеют дополнительный вход, подсоединенный к выходу соответствующей схемы.The valves have an additional input connected to the output of the corresponding circuit.

Например, до какого-то момента времени логический нуль присутствует на выходе вентил  12 третьей группы, который  вл етс  последним . На выходе схемы 17 также логический нуль, который через схемы 14 и 16 приложен к входам вентилей 1-8 первой и второй групп, в результате чего на их выходах присутствует сигнал логической единицы (высокий уровень нанр жени ). Благодар  этомуFor example, up to some point in time, a logical zero is present at the output of the valve 12 of the third group, which is the last one. The output of the circuit 17 is also a logical zero, which through the circuits 14 and 16 is applied to the inputs of the gates 1-8 of the first and second groups, with the result that at their outputs there is a signal of a logical unit (high level of voltage). Thanks to this

SU1820586A 1972-07-24 1972-07-24 SU413620A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1820586A SU413620A1 (en) 1972-07-24 1972-07-24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1820586A SU413620A1 (en) 1972-07-24 1972-07-24

Publications (1)

Publication Number Publication Date
SU413620A1 true SU413620A1 (en) 1974-01-30

Family

ID=20524831

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1820586A SU413620A1 (en) 1972-07-24 1972-07-24

Country Status (1)

Country Link
SU (1) SU413620A1 (en)

Similar Documents

Publication Publication Date Title
US3287648A (en) Variable frequency divider employing plural banks of coincidence circuits and multiposition switches to effect desired division
SU413620A1 (en)
US3328702A (en) Pulse train modification circuits
US3590273A (en) Four phase logic systems
SU526080A1 (en) Multiphase pulse number divider
SU1368986A1 (en) Potential recount decade
ES332476A1 (en) A memory or data storage device. (Machine-translation by Google Translate, not legally binding)
SU405165A1 (en) MULTICHANNEL RELAXATION GENERATOR
SU395987A1 (en) TO AUTHOR'S CERTIFICATE. Cl. H 03k 23 / 00UDK 681.3.055 (088.8)
SU402155A1 (en) RAOPRKDELITEL
SU428385A1 (en)
SU411648A1 (en)
SU600706A1 (en) Pulse distributor
SU483792A1 (en) Pulse distributor
SU372690A1 (en) PULSE DISTRIBUTOR ;;; - x: ': ... o, "' 1 [YYSHO ^ I ;;;: ';;; -',:,!
SU573877A1 (en) Pulse distributor
SU733105A1 (en) Pulse distribution circuit
SU913568A1 (en) Device for shaping pulse trains
US3404287A (en) Ring counter
SU1062720A1 (en) Device for equalizing random pulse flows
SU364109A1 (en) PULSE DISTRIBUTOR ON POTENTIAL ELEPTABLES
SU699517A1 (en) Pulse distributor
SU671034A1 (en) Pulse frequency divider by seven
GB1330515A (en) Connection between integrated circuit devices or the like
SU343261A1 (en) PROGRAM DISTRIBUTOR OF PULSES