SU410394A1 - - Google Patents
Info
- Publication number
- SU410394A1 SU410394A1 SU1709277A SU1709277A SU410394A1 SU 410394 A1 SU410394 A1 SU 410394A1 SU 1709277 A SU1709277 A SU 1709277A SU 1709277 A SU1709277 A SU 1709277A SU 410394 A1 SU410394 A1 SU 410394A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- output
- circuits
- zero
- Prior art date
Links
Landscapes
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может найти применение в современной нейрофизиологии дл вычислени коррел ционных функций имнульсных потоков , генерируемых клетками живого организма .
Известны устройства дл вычислени коррел ционных функций, содержащие осредн ющие , регистрирующие и запоминающее устройства , генератор тактовых импульсов, коммутатор и ключи.
Однако такие устройства содержат больщое количество оборудовани и не позвол ют без дополнительных затрат оборудовани повысить быстродействие работы путем обработки импульсных потоков синхронно с их поступлением .
Цель изобретени - упрощение устройства дл вычислени коррел ционных функций и повыщение его быстродействи .
Дл достижени этой цели в предложенном устройстве входы многоканального сумматора через схемы «И первой группы соединены с выходами одноименных триггеров. Общий вход схем «И первой группы подключен к первому входу устройства. Счетные входы триггеров, кроме первого, через схемы «И второй группы соединены с выходом формировател , вторые входы схем «И второй группы подключены к выходам соответствующих
схем «ИЛИ, один вход каждой из которых соединен с выходом одноименного триггера, а другой - с выходом последующего триггера. Выход формировател подключен к «нулевому входу первого триггера, «единичный вход которого соединен с импульсным выходом управл ющего триггера. «Единичный вход последнего через переключатель соединен со вторым входом устройства, а «нулевой - с импульсным выходом последнего триггера.
На чертеже представлена схема устройства.
Устройство содержит управл ющий триггер
1; триггер 2; схему «И 3; многоканальный
сумматор 4; схему «И 5; генератор 6; делитель 7; формирователь 8; схемы «И 9, 10; триггеры 11, 12; схему «ИЛИ 13; схему «И 14; схему «ИЛИ 15; схему «И 16; триггер 17; переключатель 18; схемы «И 19, 20 и
схему «ИЛИ 21.
Устройство работает следующим образом. Допустим, при работе устройства в режиме вычислени функции взаимной коррел ции все триггеры наход тс в нулевом состо нии.
Электрические импульсы первого и второго потоков поступают на входы 22 и 23 устройства . Первый импульс, прищедщий на вход 23, поступает на единичный вход триггера 1 и перебрасывает его в состо ние «единица. Передний фронт скачка
потенциала на выходе триггера 1 переводит триггер 2 в единичное состо ние. Схема «И 3 открываетс . Если за врем , пока триггер 2 находитс в состо нии «единица, один или несколько импульсов поступают на вход 22, то они регистрируютс в первом канале сумматора 4. Единичное состо ние триггера 1 открывает схему «И 5, и импульсы от генератора 6 поступают на делитель 7, выход которого подключен к входу формировател 8. Выходы схем «И 9, 10 подключены к счетным входам триггеров 11, 12 соответственно . Выход триггера 2 подключен к входу схемы «ИЛИ 13, а выход последней - ко входу схемы «И 9. Импульс с выхода формировател 8 проходит схему «И 9 и перебрасывает триггер 11 в состо ние «единица, а триггер 2 по нулевому входу - в состо ние «нуль. Теперь дл импульсов, которые могут по витьс на входе 22, открыта схема «И 14, выход которой подключен к входу второго канала сумматора 4. Потенциал, соответствующий состо нию «единицы триггера 11, проходит схемы «ИЛИ 13 и 15 и поступает на входы схем «И 9 и 10. Второй импульс с выхода формировател проходит схемы «И 9 и 10 и перебрасывает триггер 11 в состо ние «нуль, а триггер 12 - в состо ние «единица. В данном случае открыта схема «И 16, выход которой подключен ко входу третьего канала сумматора. Третий импульс с выхода формировател 8 открывает четвертый канал сумматора , четвертый импульс - п тый канал и т. д. Задний фронт перепада потенциала на выходе последнего триггера 17 переводит триггер 1 в нулевое состо ние, схема «И 5 закрываетс , и устройство готово к приему следующего импульса по входу 23.
Переключатель 18 переводит устройство в режим вычислени автокоррел ционной функции импульсных потоков.
Выходные сигналы триггеров вырабатываютс с помощью линий задержки, что исключает необходимость подбора элементов по времени срабатывани .
Предмет изобретени
Устройство дл вычислени коррел ционных функций, содержащее триггеры, схемы «И и «ИЛИ, переключатель, многоканальный сумматор , генератор импульсов, выход которого через схему «И, второй вход которой соединей с потенциальным выходом управл ющего триггера, подключен к делителю, выход которого соединен со входом формировател , отличающеес тем, что, с целью упрощени устройства и повышени его быстродействи ,
в нем входы многоканального сумматора через схемы «И первой группы соединены с выходами одноименных триггеров; общий вход схем «И первой группы подключен к первому входу устройства; счетные входы триггеров , кроме первого, через схемы «И второй группы соединены с выходом формировател ; вторые входы схем «И второй группы подключены к выходам соответствующих схем «ИЛИ, один вход каждой из которых соединен с выходом одноименного триггера, другой - с выходом последующего триггера; выход формировател подключен к «нулевому входу первого триггера, «единичный вход которого соединен с импульсным выходом управл ющего триггера, «единичный вход которого через переключатель соединен со вторым входом устройства, а «нулевой с импульсным выходом последнего триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1709277A SU410394A1 (ru) | 1971-10-28 | 1971-10-28 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1709277A SU410394A1 (ru) | 1971-10-28 | 1971-10-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU410394A1 true SU410394A1 (ru) | 1974-01-05 |
Family
ID=20491436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1709277A SU410394A1 (ru) | 1971-10-28 | 1971-10-28 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU410394A1 (ru) |
-
1971
- 1971-10-28 SU SU1709277A patent/SU410394A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU410394A1 (ru) | ||
SU982011A1 (ru) | Устройство дл вычислени взаимокоррел ционной функции импульсной последовательности | |
SU962976A1 (ru) | Устройство дл вычислени коррел ционной функции импульсной последовательности | |
SU463235A1 (ru) | Реверсивный счетчик импульсов | |
SU855973A1 (ru) | Формирователь одиночного импульса | |
SU1193672A1 (ru) | Числоимпульсный квадратор | |
SU612236A1 (ru) | Устройство дл ввода информации | |
SU391733A1 (ru) | Многоканальный импульсный накопитель | |
SU744949A1 (ru) | Селектор пар импульсов заданной длительности | |
SU951319A1 (ru) | Устройство дл обхода сеточной области | |
SU595862A1 (ru) | Удвоитель частоты импульсов | |
SU813755A1 (ru) | Селектор серий импульсов по длитель-НОСТи | |
SU935936A1 (ru) | Устройство дл синхронизации импульсных сигналов | |
SU435524A1 (ru) | Множительно-делительное устройство | |
SU436341A1 (ru) | Устройство для синхронизации двух команд | |
SU473304A1 (ru) | Логический интегратор | |
SU1045389A1 (ru) | Коммутатор каналов | |
SU955031A1 (ru) | Устройство дл определени максимального числа | |
SU1234963A1 (ru) | Автоматический след щий делитель периодов импульсных сигналов | |
SU758164A1 (ru) | Вычислитель степенных функция 1 | |
SU463978A1 (ru) | Многоканальный дискретный коррел тор | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU884115A2 (ru) | Селектор импульсов по длительности | |
SU505992A1 (ru) | Преобразователь временного сдвига в код | |
SU839035A1 (ru) | Устройство выделени первого и пос-лЕдНЕгО иМпульСОВ B пАчКЕ |