SU408376A1

SU408376A1 - DEVICE FOR THE CONTROL OF DISCHARGE CURRENTS IN THE DRIVE OF INFORMATION

Info

Publication number: SU408376A1
Application number: SU1754867A
Authority: SU
Inventors: М. Чахо Л.
Priority date: 1972-03-02
Filing date: 1972-03-02
Publication date: 1973-12-10

Description

1one

Изобретение относитс к за-поминающим устройствам.This invention relates to memory devices.

Известно устройство дл контрол разр дных токов в накопителе информации, содержащее датчики сигналов по количеству разр дов , выходы которых подключены к одним входам соответствующих схем «И, другие входы которых подсоединены к управл ющим щинам, а выходы - ко входам схем «ИЛИ, схему обнаружени ошибки, схемы индикации , .причем разр ды накопител объединены в группы.A device for monitoring discharge currents in an information accumulator is known, which contains signal sensors according to the number of bits whose outputs are connected to one input of the corresponding AND circuits, the other inputs of which are connected to control ports, and the outputs to the inputs of the OR circuit, the detection circuit errors, indication circuits, and the bits of the accumulator are grouped.

Однако известные устройства имеют невысокое быстродействие, малую надежность и неполноту контрол .However, the known devices have low speed, low reliability and incomplete control.

С целью устранени отмеченных недостатков устройство содержит схемы «И-НЕ по количеству разр дов в группе и количеству групп, входы которых подключены к выходам соответствующих схем «ИЛИ, а выходы - ко входам дополнительно введенных. двух щифраторов, выходы одного нз которых подключены .к первой схеме индикации, выходы другого - к схеме обнаружени ошибки и второй .схеме индикации, две дополнительные схемы «И, один входы которых -подсоединены к выходам схемы обнаружени ошибки , другие - к управл ющим шинам, а выходы - к третьей и четвертой схемам индикации соответственно.In order to eliminate the noted deficiencies, the device contains AND-NOT circuits by the number of bits in the group and the number of groups whose inputs are connected to the outputs of the corresponding OR circuits, and the outputs to the inputs of those additionally entered. two tweeters, the outputs of one of which are connected. To the first display circuit, the outputs of the other to the error detection circuit and the second display circuit, two additional circuits "And, one inputs of which are connected to the outputs of the error detection circuit, the others to control buses , and the outputs - to the third and fourth display schemes, respectively.

На чертеже изображена блок-схема устройства дл контрол разр дных токов в накопителе информации, содержащем, например по 2 разр да, в Каждой из двух групп разр дов.The drawing shows a block diagram of a device for monitoring discharge currents in an information storage device containing, for example, 2 bits each, in each of the two groups of bits.

Устройство содержит в каладом разр де датчик сигналов 1, подключенный к схеме «И 2, инвертору 3, соединенному с одним входом схемы «И 4, другой вход .которой подключен к выходу инвертора 5, св занному со схемой «И 6. Выходы «И 2, 4 и 6 подсоединены ко входам схемы «ИЛИ 7. Выходы схем «ИЛИ 7 одноименных разр дов групп подключены к схемам «И-НЕ 8.The device contains, in each discharge, a signal sensor 1 connected to the circuit “AND 2, an inverter 3 connected to one input of the circuit“ AND 4, another input. Which is connected to the output of the inverter 5 connected to the circuit “AND 6. Outputs“ AND 2, 4 and 6 are connected to the inputs of the circuit "OR 7. The outputs of the circuits" OR 7 of the same bits of the groups are connected to the circuits "AND-HE 8.

Выходы схем «ИЛИ 7 всех разр дов одной группы подключены к -соответствующей схеме «И-НЕ 9, выходы которых подключены ко входам шифратора группы 10. Выходы схем «И-НЕ 8 подсоединены ко входам шифратора разр да 11, выходы которого св заны со схемой обнаружени ошибки 12.The outputs of the circuits "OR 7 of all the bits of one group are connected to the corresponding circuit" AND-NOT 9, the outputs of which are connected to the inputs of the encoder group 10. The outputs of the schemes "AND-NE 8 are connected to the inputs of the encoder of discharge 11, the outputs of which are connected to error detection circuit 12.

Устройство содержит две дополнительные схемы «И 13 и 14, одни входы которых подключены к схеме 12, а также схемы индикации: первую 15, вторую 16, третью 17 и четвертую 18, подключенные к выходам шифраторов 10 и 11, схем «И 13 и «И 14 соответственно .The device contains two additional circuits “And 13 and 14, one inputs of which are connected to the circuit 12, as well as indication circuits: the first 15, the second 16, the third 17 and the fourth 18, connected to the outputs of the encoders 10 and 11, the circuits“ And 13 and “ And 14, respectively.

Другие входы схем «И 13 и 14 подсоединены .к управл ющим щинам «Чтение 19 иThe other inputs of the circuits "And 13 and 14 are connected. To the control" Read 19 and

«Запись 20. Одни из входов схем «ИЛР 7 подключены к управл ющим шинам 21 и 22."Record 20. Some of the inputs of the HLR 7 circuits are connected to control buses 21 and 22.

Входы инверторов 5 и одни входы схем «И 6 всех разр дов подсоединены к «нформационным шинам 23, 24, 25 и 26 соответственно. Выход схемы обнаружени ошибки 12 св зан с выходной шиной 27 устройства. Устройство работает следуюн1,им образом. В такте «Чтение в адресно-разр дных обмотках всех разр дов наконител протекает ток. Датчики сигналов 1 выдают сигналы, указываюш ,ие на наличие токов в обмотках. Эти сигналы поступают на схемы 2, 3 « 6. На выходах схем 2 по вл ютс сигналы, которые через схемы 7 поступают на схемы 8 и 9.The inputs of inverters 5 and one inputs of the circuits "And 6 of all bits are connected to" information buses 23, 24, 25 and 26, respectively. The output of the error detection circuit 12 is connected to the output bus 27 of the device. The device works in the following way. In the tact “Reading in the address-discharge windings of all bits of the tip, a current flows. The sensors of signals 1 give signals indicating that there are no currents in the windings. These signals arrive at circuits 2, 3, 6. At the outputs of circuits 2, signals appear which, through circuits 7, arrive at circuits 8 and 9.

При исправной работе всех разр дов на выходах схем 8 и 9 сигналы отсутствуют. На выходах шифраторов 10 и 11 также нет сигналов и схемы индикации 15 и 16 наход тс в нулевом положении. В нулевом положении наход тс -и схемы индикации 17 « 18. Схема обнаружени ошибки 12 указывает на исправную работу устройства.With all the bits at the outputs of the circuits 8 and 9 working properly, there are no signals. The outputs of the encoders 10 and 11 also have no signals and the display circuits 15 and 16 are in the zero position. The display circuits 17 are in the zero position. 17 "18. The error detection circuit 12 indicates that the device is functioning properly.

В случае неисправности (отсутствии тока) в каком-либо разр де, например в разр де, св занном с информационной шиной 23, т. е. в нервом разр де I грунпы, сигнал на выходе схемы 1 отсутствуете схема 7 не срабатывает. В этом случае на выходе схемы 8, св занной с неисправным разр дом, по вл етс сигнал. Сигнал имеетс также на выходе схемы 9 груп.пы разр дов, в котором произошла ошибка . На выходах остальных схем 8 и 9 сигналов нет. Шифраторы 10 и 11 на основании информации , поступающей на их входы, определ ют позицию И группу неисправного разр да. Схемы индикации 16 « 15 показывают, что ошибка произошла в первом разр де I груины . Схема обнаружени ошибки 12 выдает сигнал, указывающий на неисправность в разр дных цеп х наколител , а схема индикации 17 показывает, что ошибка возникла в такте «Чтение.In the event of a malfunction (no current) in any discharge, for example, in a discharge associated with the information bus 23, i.e., in the nerve discharge of I ground, the output signal of circuit 1 is missing circuit 7 does not work. In this case, a signal appears at the output of circuit 8, which is associated with a faulty discharge. The signal is also available at the output of circuit 9 of the group of bits in which an error has occurred. At the outputs of the remaining circuits 8 and 9, there are no signals. The ciphers 10 and 11, based on the information received at their inputs, determine the position AND group of the faulty bit. Display schemes 16 "15 show that the error occurred in the first category of the first Gruen. Error detection circuit 12 generates a signal indicating a malfunction in the bit circuits on the driver, and display circuit 17 indicates that the error occurred in the "Read.

В случае, когда нет обращени к ка1кой-либо группе разр дов, например к I группе, на шину 21 поступает сигнал, который передаетс на выходы схем 7 данной грунпы и тем самым эта группа р.азр дов блокируетс от участи в процессе контрол остальных разр дов .In the case when there is no access to any group of bits, for example, group I, bus 21 receives a signal that is transmitted to the outputs of circuits 7 of this soil, and thus this group of arrays is blocked from participating in the process of controlling the remaining bits. Dov.

При нормальной работе накопител в такте «Запись в адресно-разр дных обмотках разр дов , в которых записываютс единицы, протекают токи, а разр дов, в которых записываютс нули, токи отсутствуют.During normal operation of the accumulator, in the cycle "Writing in the address-discharge windings of the bits in which the units are recorded, currents flow, and the bits in which the zeros are written, there are no currents.

Предположим, что на шины 23-26 поступает информаци 1001, т. е. в первом разр де I группы и втором разр де II группы записываютс единицы, а во втором разр де I группы и первом разр де II группы записываютс нули. Тогда при исправной работе всех разр дов на выходах датчиков сигналов разр дов, относ щихс к шинам 23, 26 имеютс -сигналы , а на выходах датчиков сигналов, относ щихс к шинам 24, 25 сигналов нет.Suppose that information 1001 arrives on buses 23-26, i.e., units are recorded in the first category I and II group II, and in the second category I group and the first category II, zeros are written. Then, when all the bits are working properly, the outputs of the sensors of the signals of the bits related to buses 23, 26 are signals, and there are no signals at the outputs of sensors of signals related to buses 24, 25.

Рассмотрим работу разр да, в котором записываетс единица. Отметим, что в такте «Запись схемы 2 в контроле не участвуют.Consider the operation of the bit in which the unit is written. Note that in the “Record of Scheme 2” tact are not involved in the control.

Сигнал от датчика 1 вместе с тактовым сигналом управленн шины «Запись 20 и информационным сигналом шины 23 поступают на схемы 3, 4, 5 н 6. На выходе схемы 6, а, следовательно, и па выходе схемы 7 по вл ютс сигналы.The signal from sensor 1, together with the bus clock control signal. Record 20 and information signal of bus 23 arrive at circuits 3, 4, 5 and 6. At the output of circuit 6, and, consequently, signals appear at the output of circuit 7.

10 В разр дах, в которых занисываютс нули, сигналы от датчика 1 отсутствуют, на выходах схем 6 сигналов нет, но в этом случае сигналы по вл ютс на выходах схем 4, а следовательно , и на выходах схем 7. 15 Следовательно, при нормальной работе разр дных цепей токов накопител на выходах схем 7 независимо от информации, записываемой в накопителе, по вл ютс сигналы. Наличие сигналов на всех выходах схем 7, как 20 уже было указано, показывает на исправную работу наконител .10 In the bits in which the zeros are undersigned, the signals from sensor 1 are absent, there are no signals at the outputs of circuit 6, but in this case the signals appear at the outputs of circuit 4 and, consequently, at the outputs of circuit 7. 15 Therefore, at normal the operation of the discharge circuits of the accumulator current at the outputs of the circuits 7, regardless of the information recorded in the accumulator, signals appear. The presence of signals at all outputs of circuits 7, as already mentioned 20, indicates the correct operation of the cone.

Если в обмотке разр да, в который записываетс единица, ток отсутствует, то на выходе схемы 1 сигнала нет и схемы 6, 4 -и 7 не 25 срабатывают. Отсутствие сигнала на выходе схемы 7 анализируетс схемами 8-12 и 14 аналогично анализу в такте «Чтение. На выходной шине 27 по вл етс сигнал, указывающий на неисправность, а схемы индикации О, 15, 16, и 18 показывают место неисправного разр да ц такт «Запись, в котором возникла ошибка. Устройство контрол обнаруживает также неисправность в случае, когда на каком-либо разр ду записываетс нуль, а в ад5 ресно-разр дной обматке протекает ток.If there is no current in the coil of the discharge in which the unit is written, then there is no signal at the output of circuit 1 and circuits 6, 4 and 7 do not trigger 25. The absence of a signal at the output of circuit 7 is analyzed by circuits 8-12 and 14, similarly to the analysis in the "Read. On the output bus 27, a signal appears indicating a malfunction, and the display diagrams O, 15, 16, and 18 indicate the location of the faulty bit. The “Record in which an error occurred. The control device also detects a malfunction in the event that zero is recorded at any discharge, and a current flows to the front-end winding.

Блокировка группы разр дов, к которой нет обращени , производитс по описанному дл такта «Чтение процессу.The blocking of the group of bits that is not accessed is performed as described for the "Reading process."

Итак, устройство контрол разр дных токов 0 позвол ет обнаружить все возможные ощибки в каком-либо разр де с указанием места и характера неисправности.Thus, the device controlling the discharge currents 0 allows detecting all possible faults in any category indicating the place and nature of the fault.

Обнаружение ошибки и такта, в котором она произошла, может быть определено схе5 мами 12-14, 17 и 18 и в случае, если входы схемы 12 подключить к выходам шифратора 10. Выбор варианта соединени схем зависит от числа разр дов в группе и числа групп- разр дов . Экономичнее произвести подключение 0 входов схемы 12 к шифратору с меньшим числом выходов.The detection of the error and the cycle in which it occurred can be determined by schemes 12–14, 17, and 18 and, if the inputs of the circuit 12 are connected to the outputs of the encoder 10. The choice of the connection of the schemes depends on the number of bits in the group and the number of groups - discharge It is more economical to connect 0 inputs of circuit 12 to an encoder with a smaller number of outputs.

При применении описанного устройства в накопителе, в котором нет разделени р-азр дов на группы, схемы 9, 10 и 15 и шины 21, 22 5 должны отсутствов.ать.When using the described device in a storage unit in which there is no division of p-problems into groups, circuits 9, 10 and 15 and tires 21, 22 5 should be absent.

Предмет изобретени Subject invention

Устройство дл контрол разр дных токов з 0 накопителе информации, содержащее датчики сигналов но количеству разр дов, вь1ходы которых подключены к одним входам соответствующих схем «И, другие входы которых подсоединены к управл ющим шинам, а вь15 ходы - ко входам схем «ИЛИ, схему обнаружени ошибки, схемы индикации, .причем разр ды накопител объединены в группы, отличающеес тем, что, с целью увеличени быстродействи и повышени надежности устройства, оно €одержит схемы «И-НЕ по количеству разр дов в группе и количеству групп, входы которых подключены к выходам соответствующих схем «ИЛИ, а выходы - ко входам дополнительно введенных двухA device for monitoring discharge currents from the information storage device containing sensors of signals but the number of bits whose inputs are connected to one input of the corresponding AND circuits, the other inputs of which are connected to the control buses, and 15 turns to the inputs of the OR circuit error detection, indication circuits, and the accumulator bits are grouped in, characterized in that, in order to increase the speed and increase the reliability of the device, it will overload the AND-NOT circuit in the number of bits in the group and the number of groups, inputs to connected to the outputs of the corresponding OR circuits, and the outputs to the inputs of the two

шифраторов, выходы одного из которых иодключены к первой схеме индикации, выходы другого - к схеме обнаружени ошибки и второй схеме индикации, две дополнительные схемы «И, одни входы которых подсоединены к выходам схемы обнаружени ошибки, другие - к управл ющим шинам, а выходы - к третьей и четвертой схемам индикации соответственио .encoders, the outputs of one of which are connected to the first indication circuit, the outputs of the other to the error detection circuit and the second indication circuit, two additional AND circuits, one of which inputs are connected to the outputs of the error detection circuit, others to control buses, and outputs to the third and fourth conformity indication schemes.

QIHQIH