SU397909A1

SU397909A1 - COMBINATION SUMMATOR

Info

Publication number: SU397909A1
Application number: SU1665120A
Authority: SU
Inventors: Г. И. Шефтер Ю. Г. Зайко
Original assignee: Авторы изобретени витель
Priority date: 1971-06-04
Filing date: 1971-06-04
Publication date: 1973-09-17

Description

1one

Изобретение относитс к области вычислительной техники.This invention relates to the field of computing.

Известен комбинационный сумматор, содержащий схему формировани переиссов и элементы «PI и «ИЛИ.A combinational adder is known, which contains a scheme for generating reissues and the elements "PI and" OR.

Однако такой сумматор нельз использовать при построении надежного арифметического устройства с применением контрол по четности, так как ошибки в формировании переносов не о,бнаруживаютс в 25Vo возмон :ных случаев (при комбинаци х 000 и 111 входных слагаемых).However, such an adder cannot be used when building a reliable arithmetic unit using parity, since errors in the formation of hyphenation are not about, detected in 25Vo possible cases (with combinations of 000 and 111 input terms).

Предлагаемый комбинационный су матор обеспечивает надежную работу арифметического устройства с контролем по четности, так как она позвол ет обнаруживать все ошибки в формировании переносов.The proposed combinated matrix ensures reliable operation of the parity arithmetic unit with parity control, since it allows detecting all errors in the formation of hyphens.

Сумматор отличаетс тем, что в нем выход первого элемента «И соединен с первым входом второго элемента «И и через первый элемент «НЕ - с первым вxoдo r третьего элемента «И. Выход первого элемента «ИЛИ соединен со вторым входом третьего элемента «И и через второй элемент «НЕ - с первым входом четвертого элемента «И. Первый выход схемы формировани переноса соединен со вторыми входами второго и четвертого элементов «И, а второй - с третьим входо.м элемента «И. Выходы второго, третьего и четвертого элементов «И соединены со входами второго элемента «ИЛИ.The adder is characterized in that in it the output of the first element "AND is connected to the first input of the second element" AND, and through the first element "NOT - to the first input r of the third element" I. The output of the first element “OR is connected to the second input of the third element“ AND, and through the second element “NOT - to the first input of the fourth element“ I. The first output of the transfer pattern is connected to the second inputs of the second and fourth And elements, and the second to the third input of the I. The outputs of the second, third and fourth elements “And connected to the inputs of the second element“ OR.

На фиг. 1 одна схема одноразр дного комбинационного сумматора; на фиг. 2 - сумматор с последовательным переносо г.FIG. 1 one circuit of a one-bit Raman adder; in fig. 2 - adder with sequential carry.

Одноразр дный комбинационный сумматор (фиг. 1) вырабатывает цифру суммы данного разр да на выходе / из цифр того же разр да слагаемых на входах 2 и 3 н цифр переносов из соседнего младшего разр да на входе 4 и своего разр да на выходе 5. Разр дна сумма формируетс на четырех элементах «И 6-9, двух элементах «ИЛИ 10, 11 и двух элементах «НЕ 12, 13. Цифра переноса Б соседний старший разр д формируетс .из цифр данного разр да слагаемых и цифры переноса из соседнего младшего разр да при помощи, например, трех элементов И 14-16, одного элемента «ИЛИ 17 и одного элемента «НЕ 18.The one-bit combinational adder (Fig. 1) produces a digit of the sum of this bit at the output / of the digits of the same bit of the terms at inputs 2 and 3 n of digits from the next least significant bit at input 4 and its own bit at output 5. The bottom sum is formed on four elements "AND 6-9, two elements" OR 10, 11, and two elements "NOT 12, 13. The transfer digit B the next most significant bit is formed. From the digits of this bit terms and the transfer digits from the next least significant bit yes with the help of, for example, three elements AND 14-16, one element “OR 17 and one th element "NOT 18.

Положительный эффект, получаемый при контроле по четности сумматора с последовательным распространением переноса (фиг. 2), построенного из предлагаемых ДВО ИЧНЕЯХ сумматоров , возникает потому, что люба одиночна ошнбка переноса вызывает по вление нечетной суммарной ощибки в сумматоре. Например , возникает искажение значени переноса 19. Это вызывает в значении разр да сум.мы 20 при любых сочетани х слаThe positive effect obtained by parity control of the adder with the sequential propagation of transfer (Fig. 2), built from the proposed TWO EQUIPMENT adders, arises because any single transfer error causes an odd total error in the adder. For example, a distortion of the transfer value 19 occurs. This causes, in the bit value of the sum of, we are 20 for any combination of