SU378842A1 - Библг: - Google Patents

Библг:

Info

Publication number
SU378842A1
SU378842A1 SU1643186A SU1643186A SU378842A1 SU 378842 A1 SU378842 A1 SU 378842A1 SU 1643186 A SU1643186 A SU 1643186A SU 1643186 A SU1643186 A SU 1643186A SU 378842 A1 SU378842 A1 SU 378842A1
Authority
SU
USSR - Soviet Union
Prior art keywords
analyzer
numbers
registers
output
inputs
Prior art date
Application number
SU1643186A
Other languages
English (en)
Inventor
Л. В. Максимов Б. Краскин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1643186A priority Critical patent/SU378842A1/ru
Application granted granted Critical
Publication of SU378842A1 publication Critical patent/SU378842A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

,1
Изобретение относитс  к области автоматики и вычислительной техники и может быть использова-но в устройств.ах дл  обр-аботки дискретной информации.
Известно устройство дл  обработки данных , содержащее блоки ввода, соединенные с регистрами, выходы которых попарно подключены к схемам сравнени , блок вывода, соединенный с одним из регистров и с апализатором , вы.ходы которого подключены к входам блоков ввода, генератор пачек импульсов , распределитель импульсов, схемы алтисовпадени  и схемы сборки. Однако в известном устройстве не производитс  оденки отклонени  сравниваемого числа от порогов отбра .ковки, что не позвол ет автоматически измен ть алгоритм работы устройства в зависимости от указанного отклонени .
В устройствах голосовани  отбраковка результатов измерени  одной физической величины осуществл етс  путем сравнени  т значений этой величины и выбором из них п равных между собой значений, причем . Однако при больших дисперси х физической величины, малых т и посто нной зоне отбраковки голосовани  может не произойти и в результате будет потер на инфорМ.аци  об этой величине. Потери информации можно избежать , измен   зону отбраковки путем уменьшени  разр дности кодов выбираемых
чисел, и проводить голосование уже не точных , а приближенных чисел.
Цель изобретени  - расширить функциональные возможности устройства. Это достигаетс  тем, что распределитель импульсов соединен с одним выходом анализатора, с входом блока вывода и с запрещающими входами схем антисовладени , сигнальные входы которых подключены к выходам соответствующих схем сравнени , а выходы через схемы сборки - к входам анализатора. Вход генератора лачек импульсов соединен с анализатором , а выход через схему антисовпадени ., к запрещающему входу которой через схему сборки подключены выходы анализатора ,- с распределителем импульсов.
На чертеже изображена блок-схема предлагаемого устройства.
Оно содержит блоки ввода 1, регистры 2, схемы сраснени  3, схемы антисовпадени  4, распределитель импульсов 5, генератор пачек импульсов 6, схему антисовпадени  7, анализатор 8, блоки вывода 9 и схемы сборки 10.
Блоки ввода / включены на входах каждого из регистров 2. Между каждыми двум  регистрами включены схемы сравнени  3, к Входам каждой из которых подклаочены одноименные разр ды соседних регистров. Выходы схем сравнени  3 подключены к схемам антисовпадени  4. Выходы которых объединены схемами сборки 10. Одва схема сборки объедин ет выходы всех схем антисовпадени , которые относ тс  только к одной схеме сравнени  «3. Образованные таким образом три схемы сборки (на чертеже показана одна) подключены к отдельным входам анализатора 8. Распределитель импульсов 5 может быть выполнен, например, в виде счетчика с дешифратором . Каждый выход дешифратора подключен к схеме совпадени , которые св заны через схемы 3 с первыми разр дами всех регистров 2. Второй выход подключен к схемам 4, которые св заны со вторыми разр дами регистров 2 и т. д. Выходы распределител  импульсов 5 подключены также к ,блоку вывода У. Кроме того, распределитель св зан с анализатором 8 ка-к непосредственно, так и через генератор 6 и схему антисовнадеВ исходном положении блоки ввода 1 закрыты , регистры 2 наход тс  в нулевом состо нии . При этом схемы сравнени  3 вырабатывают сигналы, свидетельствуюш,ие о равенстве нулю чисел, наход ш,ихс  в регистрах . Эти сигналы поступают ва открытые входы схем антисовпадени  4 и далее через схемы сборки 10 - ва закрытые входы анализатора 8. При этом анализа не происходит и на выходе анализатора сигналы отсутствуют. Генератор пачек импульсов 6 и распределитель импульсов 5 в исходном состо нии сигналов не вырабатывают. В процессе работы устройства на его вход 5.v-.i поступают коды чисел, а на вход Вх.2- тактовые импульсы. С помощью тактовых импульсов в анализаторе 8 вырабатываютс  сигналы , управл ющие работой всего устройства. Эти сигналы используютс  дл  последова:тельного ввода кодов чисел в регистры 2. После ввода кодов чисел во все регистры 2 анализатор 8 вырабатывает сигнал, разрешающий начало отбраковки (голосование). Па врем  голосовани  входы анализатора 8, св занные схемами антисовпадени  4, открываютс , и сИГналЫ результатов сравнени , из схем 3 поступают в анализатор дл  сопоставлени . Если B: результате сопоставлени  окажетс , что все три числа., хран щиес  в регистрах 2, равны между со:бой, то анализатор 8 вырабатывает сигнал вывода, воздействующий на регистр 2. В результате на выходе блока вывода 9 будет подан код числа, хран щегос  в регистре 2 и равного числам, наход щимс  Б остальных двух регистрах. После вывода числа из регистра (получени  результатов голосовани ) все устройство приводитс  в исходное положение. Если в результате сопоставлени  окажетс , что все три числа, хран щиес  в регистрах 2, не равны между собой, то автоматически осуществл етс  постепенное раощирение зоны отбраковки путем замены в кодах единиц младших разр дов нул ми до тех пор, пока сравниваемые числа не окажутс  равными. Это происходит следуюш,им образом. При неравенстве чисел анализатор 8 включает генератор пачек импульсов 6 и снимает сигнал запрета с входа схемы антисовладеви  7. В результате сигналы с генератора 6 начинают поступать в распределитель им-пульсов 5. Распределитель 5 из первого импульса пачки формирует сигнал, исключаюш,ий первые младшие разр ды из всех чисел перед их сравнением. Если в этом случае в результате сравнени  трех чисел окажетс , что ни одно из них не равно другому, то из второго импульса пачки формируетс  сигнал, исключаюш ,ий из кодов чисел второй младший разр д. Если при этом не достигаетс  равенства чисел , то исключаютс  первый и второй младшие разр ды и т. д. Эта операци  производитс  до тех пор, пока не окажетс , что по крайней мере два из сравниваемых чисел будут равны между собой. В этом случае анализатор 8 вырабатывает сигнал, запреш,а,ющий прохождение импульсов с генератора 6 через схему антисовпадени  7 в распределитель 5, прекраша  тем самым расширение зоны отбраковки. Одновременно происходит очищение того регистра, в котором хра.Билось число, не равное остальным двум. После этого в очищенный регистр 2 вводитс  четвертое значение измер емой величины и вновь производитс  сравнение кодов трех чисел без разр дов, исключенных в предыдущем цикле работы устройства. Если в этом случае три числа не окажутс  равными друг другу, то все регистры 2 очищаютс  и в них ввод тс  три новых значени . При этом процесс голосовани  повтор етс  до тех пор, пока не .будут получены три равных числа. После этого производитс  вывод через блок 9 одного из трех чисел, причем код выводимого числа не содержит единиц в тех разр дах, которые исключались в процессе расширени  зоны отбраковки. Этим достигаетс  сглаживание результатов измерений. Предмет изобретени  Устройство дл  обработки данных, содержащее блоки ввода, соединенные с регистрами , выходы которых попарно подключены к схемам сравнени , блок вывода, соединенный с одним из регистров и с анализатором, выходы которого подключены к входам блоков ввода, генератор пачек импульсов, распределитель импульсов, схемы антисовпадени  и схемы сборки, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства, распределитель импульсов соединен с одним выходом анализатора, с входом блока вывода и с запрещающими входами схем антисовпадени , сигнальные входы которых подключены к выходам соответствующих схем сравнени , а выходы через схемы сборки - к входам анализатора, вход генератора пачек импульсов соединен с анали-.
затором, а выход через схему антисовладеви , к запрещающему сходу которой через
схему сборки подключены выходы анализатора ,- с распределителем импульсов.
SU1643186A 1971-04-05 1971-04-05 Библг: SU378842A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1643186A SU378842A1 (ru) 1971-04-05 1971-04-05 Библг:

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1643186A SU378842A1 (ru) 1971-04-05 1971-04-05 Библг:

Publications (1)

Publication Number Publication Date
SU378842A1 true SU378842A1 (ru) 1973-04-18

Family

ID=20471419

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1643186A SU378842A1 (ru) 1971-04-05 1971-04-05 Библг:

Country Status (1)

Country Link
SU (1) SU378842A1 (ru)

Similar Documents

Publication Publication Date Title
SU378842A1 (ru) Библг:
US3947673A (en) Apparatus for comparing two binary signals
SU576609A1 (ru) Ассоциативное запоминающее устройство
SU1377843A1 (ru) Генератор кодовых колец
SU1654819A1 (ru) Генератор случайных величин
SU658743A1 (ru) Реверсивный циклический счетчик
SU417793A1 (ru)
SU840887A1 (ru) Устройство дл определени экстремальныхчиСЕл
SU1361721A1 (ru) Преобразователь код-временной интервал
SU439805A1 (ru) Устройство дл извлечени квадратного корн
SU642704A1 (ru) Устройство дл вычислени зависимости вида
SU119379A1 (ru) Датчик случайных чисел дл вычислительных машин
SU1437876A1 (ru) Устройство дл контрол стационарности случайного процесса
SU534762A1 (ru) Устройство дл поиска экстремальных значений
SU955031A1 (ru) Устройство дл определени максимального числа
SU1615756A1 (ru) Устройство дл распознавани образов
SU767766A1 (ru) Устройство дл определени четности информации
SU1451726A1 (ru) Универсальный ассоциативный модуль
SU1138806A1 (ru) Устройство дл моделировани сетей
SU1128263A1 (ru) Устройство дл вычислени булевых производных
SU813796A2 (ru) Генератор импульсов с управл емойчАСТОТОй СлЕдОВАНи
SU739594A1 (ru) Устройство дл отображени информации
SU681428A1 (ru) Устройство дл выбора минимального числа
SU395989A1 (ru) Накапливающий двоичный счетчик
SU1049899A1 (ru) Устройство ранжировани экстремальных значений