SU375643A1 - Цифровое вычислительное устройство для обработки учетных данных - Google Patents

Description

Изобретение опноситс  к области вычислительной техники и предназначено дл  использовани  в системах сбора и обработки учетных данных, решени  -статистических задач и т. п.

Известны цифровые вычислительные устройства дл  обработки учетных данных, содержащие соединенные -последовательно входной блок, -блок пам ти текущих данных, процессор , соде|ржащий входные регистры текущих и итоговых данных и операционный блок, блок пам ти итоговых данных и выходной блок, причем выходы -блоков пам ти текущих и итоговых данных соединены с входами соответствующих входных регистров 1процассо-ра.

Такие устрой-ства не позвол ют минимизировать врем  обращени  к блокам пам ти текущих итоговых данных, что сужает их функциональные возможности.

Предложенное устройство содержит регистр одноадресного сдвига, вход и выход которого -соединены соответственно с выходом и входом блока -пам ти текущих -данных, а операционный блок содержит схему сравнени  приз-HaiKOB, вентиль, арифметический узел и схему задани  операции, -причем -выходы адресно-а-ссоциативных разр дов входных регистр-ов соединены с входами схем задани  операции и сравнени  признаков, выходы -котарых соединены с входами арифметического узла непосредственно и через вентиль, второй вход которого соединен с выходами информационных разр дов входного регастра текущих данных, а выходы информационных разр дов входного регистра итоговых данных соединены с третьим входом арифметического узла, выход -которого соедине-н с входом блока нам ти итоговых данных.

Это позвол ет ра-сширить функциональные возможности устройства.

На чертеже показана функциональна  схема устройства.

Устройство содержит входной бл-ок 1, блокп 2 и 5 пам ти текущих и итоговых данных, процессор 4, операци-онный блок 5, регистр 6 одноадресного сдвига, входной регистр 7 текущих данных с информационными 8 и адресно-ассоциативными 9 разр дами, входной регистр 10 итоговых данных с информационными 11 и адресно-а-ссоциативными 12 разр дами , схему 13 сравнени  признаков, схему 14 задани  операции, вентиль 15, арифметический узел 16 и выходной блок 17.

Устрой-ство работает следующим образом.

Инф-ормаци  об объекте поступает в устр-ойство через входной блок 1, в котором происходит кодирование данных (трансл ци  с кодов канала св зи на внутренний  зык устройства ), а также вы-борка из входного елова :раЗ|р дов, используемых ори обработке информации и разделение выделенной части на информационную и ассоциативно-адр.есную . Из входного блока информаци  об объекте лоступает в блок пам ти текущих данных и запи-сываетс  в его свободные  чейки.

Блок 2 пам ти текущих данных организован по Принципу динамической лам ти. Поэтому во входной регистр 7 текущих данных за полиый цикл работы блока лам ти последовательно поступают ;все текущие данные, с  чеек Аналогично выполнен блок 3 пам ти итоговых данных. За полный цикл его работы на входной :регист:р итоговых данных последовательно поступают все слюва, хра.н щиес  в  чейках 6 -ЬпПо Огнощению к входному блоку 1 блОК пам ти текущих данных  вл етс  пам тью, магазинного тила, что позвол ет заполн ть  чейки пам ти блока текущих данных без использовани  специальных средств управлени  дл  Поиска занесенного лоследним СЛОва в массиве. Последовательно с блоком пам ти текущих данных включен регистр 6 одноадресного сдвига, что позвол ет через полный цикл работы блока 2 расположить слова в его  чейках со сдвигом на одну адресную  чейку. ТаКИМ образом, л)ри поступлении новых слов из входного блока в фиксированные моменты времени с интервалом, равеым времени полного цикла, слово из Входного блока пОСтупает в свободную  чейку. Слова, записанные в  чейках блоков 2 и 3 одновременно поступают во входные регистры 7 п 10 процессора 4.

АоСОциативно-адресные части слов из ассоциатив но-адресных разр дов 9 и 12 поступают в схему 13 сравнени  признаков, определ ющую отнощенйе слова, поступившего из блока текущих данных, к тому классу слов, которые упор доченно отображаютс  в соответ-. ствующее слово из блока итоговых данных. При сов.паденни определенных разр дов ассоциативно-адреоных частей двух слов вентиль 15 открываетс , и информационна  часть елова из блока текущих данных поступает в арифметический узел 16. Одновременно со сравнением ассоциативно-адресных частей слов схемой сравнени  признаков, анализируетс  ассоциативцо-адресные части слов схемой задани  операции (сложение ил-и вычитание ), и сигнал со схемы 14 дает команду в арифметический узел на выполнение одной из выбранных операций. Если вентиль 15 открыт , то в арифметическом узле 16 происходит изменение содержимого информационных разр дов  чейки поступившей на обработку в 1опе;рационный блок 5. Когда ассоциативноад1ресные части слов не совпадают, вентиль

15 остаетс  закрытым, на второй вход арифметического узла 16 информаци  не поступает , и инф0|рмационна  часть слова из блОКа ИТОГОВЫХ данных проходит через опер-ационный блок 5 без изменени .

Вследствие того, что в каждом цикле ра.боты блоков 2 и 3 слова блока 2 оказываютс  сдвинутыми относительно слов в блоке 3 (благодар . И1епользованию регистра 6 одноадресного сдвига), на входные регистры процессора в каждый., т акт сдвига поступают новые пары слов из блоков 2 и 3, в результате чего через К Циклов 0.бращен1и  к блокам 2 и 3, где К. число  чеек пам ти в блоке большего объема, все слова из одного блока оказываютс  совместно обработанными со всеми словами из другого блока.

Информаци ., х ран ща с  в блоке итоговых данных, выбираетс  выходным блоком 17 в соответствии с их ассоциативно-адресньми признаками и печатаетс  в виде таблиц отчетных документов. Этот блок выполн ет также функции сопр жени  блока итоговых данных с устройствами вывода (электронные пульты отображени  информации, печатающие устройства, перфораторы И т. д.).

Предмет изобретени 

Цифровое вцчислительное устройство дл  обработки учетных данных, содержащее соединенные последовательно входнОй блок, блока пам ти текущих данных, процессор, содержащий входные регистры текущих и итоговых данных и операционный блок, блок пам ти итоговых данных и выходной блок, причем выходы блоков пам ти- текущих и итоговых данных соединены с входами соответствующих входных регистрОв процессора, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства, оно регистр одноадресного сдвига, вход и выход которого соединены соответственно с выходом и входом блока пам ти- текущих данных, а операционный блок содержит схему сравнени  признаков, вентиль, арифметический узел и схему задани  операции , причем выходы адресно-ассоциативных разр дОВ входны-х регистров соединены с входами схем задани  Операции и сравнени  признаков, выходы которых соединены с входами арифметического узла непосредстеенно и через вентиль, второй вход которого соединен с в.ыходами информационных разр дов входного регистра текущих данных, а выходы информационных разр дов входного регистра итоговых данных соединены.с Т1ретьим входом арифмбтичесКОго узла, выход которого соединен с входом блока пам ти итоговых данных .