SU365709A1 - Устройство для кодирования-декодирования последовательного кода и коррекции одиночной - Google Patents
Устройство для кодирования-декодирования последовательного кода и коррекции одиночнойInfo
- Publication number
- SU365709A1 SU365709A1 SU1612383A SU1612383A SU365709A1 SU 365709 A1 SU365709 A1 SU 365709A1 SU 1612383 A SU1612383 A SU 1612383A SU 1612383 A SU1612383 A SU 1612383A SU 365709 A1 SU365709 A1 SU 365709A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bit
- decoder
- input
- code
- error
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть использовано при построении устройств ввода данных в цифровую вычислительную машину.
Известны устройства кодировани при ыдаче последовательного двоичного кода, содержащие сдвиговые регистры контрольного кода.
Целью предлагаемого изобретени вл етс разработка устройства кодировани -декодировани последовательного кода и коррекции одиночной ошибки при приеме последовательного кода, обеспечивающего обнаружение многократной ошибки 3, возникшей при передаче кода.
В предлагаемом устройстве эта цель достигаетс тем, что в нем применены шифратор, входной дешифратор, счетчик количества ошибок , дешифратор количества ошибок, счетчик разр дов числа, регистр хранени номера искаженного разр да, дешифратор номера искаженного разр да, соединенные между собой соответствующим образом.
Блок-схема устройства дл кодировани декодировани последовательного кода и коррекции одиночной ошибки изображена на чертеже .
Устройство состоит из сдвигового регистра числа 1, предназначенного дл приема в устройство и выдачи из устройства кода числа;
шифратора 2 - дл шифрации каждого разр да передаваемого числа в код 01 или 10 дл передачи его по двухпроводной линии св зи; входного дешифратора 3 - дл преобразовани значени каждого разр да принимаемого по двухпроводной ЛИНИИ св зи числа из кода 01 или 1и в код «1 или триггера 4 проверки четности числа со счетным входом - дл образовани контрольного разр да «на
четность передаваемого числа или контрол «на четность принимаемого в устройство числа; счетчика 5 разр дов числа - дл счета количества выдаваемых или принимаемых разр дов числа; счетчика 6 количества ошибок - дл счета количества ошибок, обнаруженных при приеме числа; регистра 7 - дл хранени номера искаженного разр да; дешифратора 8 номера искаженного при приеме разр да числа; дешифратора 9 количества
ошибок.
Предлагаемое устройство работает следующим образом.
При выдаче числа из устройства каждый разр д последовательно передаетс из сдвигового регистра 1 в шифратор 2 и на счетный вход триггера 4. В шифраторе каждое двоичное значение разр да числа преобразуетс в код 01 или 10 (в зависимости от единичного или нулевого значени разр да числа) дл передачи этого значени в двухпроводную линию св зи. Триггер 4 служит в этом случае дл суммировани по mod 2 всех единичных значений разр дов числа (определение четности числа) и формировани последнего (л+1)-го разр да контрол «на четность числа , который после окончани выдачи всего «-разр дного числа поступает на шифратор 2 дл преобразовани в код 01 или 10 и передачи в линию св зи.
При приеме числа в предлагаемое устройство каждый разр д, последовательно передаваемый по двухпроводной линии св зи кодом 01 или 10 (в зависимости от единичного или нулевого значени разр да), принимаетс в дешифратор 3, где происходит преобразование кода значени каждого разр да (01 или 10) в двоичный код «1 или «О. Принимаемое в предлагаемом устройстве число имеет (л+1) разр д контрол «на четность. Подсчет количества прин тых разр дов производитс счетчиком 5. Из дешифратора 3 значение каждого разр да передаетс на вход сдвигающего регистра / дл накоплени разр дов числа и на счетный вход триггера 4 - дл анализа «на четность ( +1)Разр дного числа. В случае искажени в приемной линии св зи кода значени разр да числа, т. е. приема его на вход дешифратора 5 в виде кода 00 и 11, дешифратор обнаруживает по сочетанию 00 или 11 факт искажени разр дов. Дешифратор в этом случае формирует на выходе нулевое значение искаженного разр да и передает его на вход регистра / и триггера 4.
Сигнал обнаружени ошибки приема пере-даетс из дешифратора 3 в счетчик 6 дл подсчета количества ошибок. Дешифратор 9 количества обнаруженных ошибок вырабатывает сигнал по влени первой ошибки. С помощью этого сигнала производитс перепись из счетчика 5 в регистр 7 номера разр да числа , в котором произошло искажение.
После приема всех (п-{-) разр дов числа состо нием дешифратора определ етс количество (кратность) ошибок, обнаруженных при приеме числа. Если при приеме числа произошла одна ошибка и нарушилась четность
прин того числа, о чем суд т по состо нию триггера 4, то на входе искаженного разр да регистра / формируетс с помощью дешифратора 8 сигнал единичного значени этого разр да и записываетс в регистр 1, корректиру искаженный разр д числа. Если при одиночной ошибке «четность всего числа не нарушилась , то коррекци искаженного разр да не производитс , т. к. его нулевое значение
соответствует его действительному значению. Если при приеме числа произошло больше одной ошибки, о чем будет свидетельствовать состо ние дешифратора 9, то коррекци ошибок не производитс .
Предмет изобретени
Устройство дл кодировани -декодировани последовательного кода и коррекции одиночной ошибки, содержащее сдвиговый регистр,
вход и выход которого соединены с соответствующими входами триггера проверки на четность, отличающеес тем, что, с целью обнаружени многократной ощибки и исправлени однократной ошибки, оно содержит
шифратор, входной дешифратор, счетчик количества ошибок, дешифратор количества ошибок, счетчик разр дов числа, регистр хранени номера искаженного разр да, дешифратор номера искаженного разр да, причем выход сдвигового регистра соединен со входом шифратора, один из выходов входного дешифратора соединен со входом сдвигового регистра , а другой - со входом счетчика количества ошибок, единичный выход триггера проверки на четность соединен со входом шифратора и входом дешифратора номера искаженного разр да, выход счетчика количества ошибок соединен со входом дешифратора количества ошибок, выход которого соединен со
входом регистра хранени номера искаженного разр да, поразр дные выходы счетчика разр дов числа соединены со входами регистра хранени номера искаженного разр да, выходы которого соединены со входами дешифратора номера искаженного разр да, выходы которого поразр дно соединены с соответствующими входами сдвигового регистра.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1612383A SU365709A1 (ru) | 1971-01-04 | 1971-01-04 | Устройство для кодирования-декодирования последовательного кода и коррекции одиночной |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1612383A SU365709A1 (ru) | 1971-01-04 | 1971-01-04 | Устройство для кодирования-декодирования последовательного кода и коррекции одиночной |
Publications (1)
Publication Number | Publication Date |
---|---|
SU365709A1 true SU365709A1 (ru) | 1973-01-08 |
Family
ID=20463849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1612383A SU365709A1 (ru) | 1971-01-04 | 1971-01-04 | Устройство для кодирования-декодирования последовательного кода и коррекции одиночной |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU365709A1 (ru) |
-
1971
- 1971-01-04 SU SU1612383A patent/SU365709A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4389636A (en) | Encoding/decoding syncronization technique | |
US4809273A (en) | Device for verifying operation of a checking code generator | |
US3638182A (en) | Random and burst error-correcting arrangement with guard space error correction | |
US3831144A (en) | Multi-level error detection code | |
US3873971A (en) | Random error correcting system | |
US4074228A (en) | Error correction of digital signals | |
GB1468604A (en) | Error correction in digitally coded information | |
GB1105583A (en) | Error detection and/or correction of digital information | |
US4994993A (en) | System for detecting and correcting errors generated by arithmetic logic units | |
US3588819A (en) | Double-character erasure correcting system | |
US3544963A (en) | Random and burst error-correcting arrangement | |
SU365709A1 (ru) | Устройство для кодирования-декодирования последовательного кода и коррекции одиночной | |
US3487362A (en) | Transmission error detection and correction system | |
US5359610A (en) | Error detection encoding system | |
US2954433A (en) | Multiple error correction circuitry | |
US3725859A (en) | Burst error detection and correction system | |
RU2608872C1 (ru) | Способ кодирования и декодирования блокового кода с использованием алгоритма Витерби | |
RU2127953C1 (ru) | Способ передачи сообщений в полудуплексном канале связи | |
SU985959A1 (ru) | Декодер итеративного кода | |
SU892714A1 (ru) | Устройство дл декодировани двоичных кодов хемминга | |
GB1172747A (en) | Data Transmission System. | |
SU1531227A1 (ru) | Устройство дл исправлени ошибок кодов Боуза-Чоудхури-Хоквингема | |
SU786037A1 (ru) | Устройство дл обнаружени и исправлени ошибок | |
JPS61270935A (ja) | ワイヤレス伝送システム | |
KR0155762B1 (ko) | 효율적인 에러정정 능력을 가진 리드-솔로몬 복호기 |