SU337825A1

SU337825A1 - PARALLEL AND CONSISTENT SHIFTING REGISTER

Info

Publication number: SU337825A1
Application number: SU1614503A
Authority: SU
Original assignee: В. П. Тесленко Пономаренко; тгш ттили

Description

Изобретение относитс к области автоматики и вычислительной техники и предназначено дл построени устройств сдвига кодов на потенциальных элементах.The invention relates to the field of automation and computer technology and is intended to build code shift devices on potential elements.

Известен параллельно-последовательный сдвигающий регистр на потенциальных элементах , содержащий основные и вспомогательный регистры, выполненные на триггерах, соединенных последовательно через вентили записи; при двухтактном управлении сдвигом, рабоча частота сдвига fp зависит от числа разр дов Л основного или вспомогательного регистров, и при задержке 2т на одном триггере равна:Known parallel-serial shift register on the potential elements, containing the main and auxiliary registers, performed on the triggers connected in series through the recording gates; with push-pull shift control, the working shift frequency fp depends on the number of bits L of the main or auxiliary registers, and with a delay of 2m on one trigger is equal to:

f 4№ f 4№

Предлагаемое устройство отличаетс от известных тем, что содержит триггер управлени , единичный выход которого соединен со входами вентилей записи нул вспомогательного регистра, а нулевой выход - со входами вентилей записи единицы того же регистра; со входом вентил записи нул триггера управлени соединен нулевой выход последнего триггера вспомогательного регистра, единичный выход триггера каждого последующего разр да этого регистра соединен со входом вентил записи единицы предыдущего разр да , вентиль записи нул триггера управлени The proposed device differs from the known ones in that it contains a control trigger, the unit output of which is connected to the inputs of the auxiliary register zero recording gates, and the zero output - with the input gates of the recording unit of the same register; A control trigger zero input is connected to the zero output of the last trigger of the auxiliary register, a single trigger output of each subsequent bit of this register is connected to the input of the previous bit's recording gate, the zero record of the control trigger

соединен по входу с шиной первой системы тактовых импульсов, с которой соединены входы вентилей записи четных разр дов основных регистров, а входы вентилей записи нечетных разр дов этих регистров соединены с шиной второй системы тактовых импульсов. Это позвол ет повысить быстродействие устройства за счет того, что рабоча частота сдвига /р не зависит от разр дности регистра и равнаconnected to the input to the bus of the first system of clock pulses, to which the inputs of the recording gates of the even bits of the main registers are connected, and the inputs of the recording gates of the odd bits of these registers are connected to the bus of the second system of clock pulses. This allows to increase the speed of the device due to the fact that the operating frequency of the shift / p does not depend on the register size and is equal to

4На фиг. 1 изображена схема устройства; на4 In FIG. 1 shows a diagram of the device; on

фиг. 2 - временные диаграммы, по сн юшие работу устройства.FIG. 2 - timing diagrams for the operation of the device.

Устройство содержит основные регистры 1, вспомогательный регистр 2, управл ющий сдвигом в основных регистрах. Регистры выполнены на триггерах 3 с вентил ми записи 4 II 5 в основных регистрах и вентил ми записи 6 во вспомогательном регистре. Устройство содержит также триггер управлени 7 с вентилем записи нул 8, шины сигналов «ПускThe device contains the main registers 1, auxiliary register 2, which controls the shift in the main registers. The registers are made on triggers 3 with recording gates 4 II 5 in the main registers and recording gates 6 in the auxiliary register. The device also contains a control trigger 7 with a zero-record valve 8, the start signal bus

при приеме 9 и «Пуск при выдаче 10, шины // и 12 тактовых импульсов Т1 и Т2, сдвинутых относительно друг друга на полтакта, как показано на диаграммах а и б (см. фиг. 2). Па диаграммах в, г, д показаны выходные разр дов вспомогательного регистра 2 (нумераци разр дов - справа налево), на диаграммах е, ж, 3 изображены сигналы на входах триггеров первого, второго и третьего разр дов основного регистра 1. Цепи записи параллельного кода в основные регистры не показаны. При подаче по шинам 10 «Пуск при выдаче сигналов, в качестве которых могут быть использованы тактовые импульсы, триггеры 5 вспомогательного регистра 2 последовательно во времени в такты Т и Г2 устанавливаютс в нулевое положение, разреша тем самым подачу сдвигающих серий импульсов Г1 и Г2 на вентили 4 и 5 триггеров основного регистра / по шинам 11, 12, при этом информаци в основном регистре сдвигаетс . В момент подачи импульса Г2 информаци из второго разр да переписываетс в первый, через полтакта - из третьего во второй, через следующие полтакта - из четвертого в третий, а из BTOporp B,.flep.9ajij j..fl.. . Сигнал ул)дРЩ|рр|8а 7 последовательно во време1| л | н9а| Ц|;| 1 вщ швигающих серий р основной jpTjig путчем установки тригЕаров.еЯе Ягательного-регистра 2 в единичное состо ние. Нулевое состо ние триггера 7 и единичное состо ние первого триггера 5 вспомогательного регистра 2 соответствует моменту окончани сдвига, т. е. врем сдвига информации в основном регистре определ етс вспомогательным регистром. Врем сдвига в таком регистре ничем не отличаетс от времени сдвига в обычных регистрах с двухтактным управлением . Поэтому рабоча частота такого регистра ( fp - ) не зависит от его разр дности. 4т; у При сдвиге в случае приема информации в вспомогательный регистр 2 по шине 9 подаетс сигнал «Пуск при приеме. Триггеры 3 вспомогательного регистра устанавливаютс в нулевое состо ние, разреша подачу сдвигаюш ,их серий импульсов Ti и Та по шинам //, 12 в основании регистры /. На вентили записи единицы 6 в триггеры 3 вспомогательного регистра 2 сдвигающие серии импульсов TI и Тг по шинам 10 не подаютс . Происходит сдвиг при приеме информации, который ничем не отличаетс от обычного сдвига. Как правило, в параллельно-последовательных регистрах прием и выдача осуществл ютс одновременно в нескольких основных регистрах /, при этом врем приема равно времени выдачи и определ етс тем регистром, в котором осуществл етс сдвиг при выдаче. Предмет изобретени Параллельно-последовательный сдвигающий регистр на потенциальных элементах, содержащий основные регистры, выполненные на триггерах, соединенных последовательно через вентили записи, а также вспомогательный регистр, триггеры которого соединены последовательно через вентили записи нул , причем нулевой выход каждого триггера вспомогательного регистра соединен с вентил ми записи соответствующего триггера каждого основного регистра, отличающийс тем, что, с целью повышени быстродействи , устройство содержит триггер управлени , единичный выход которого соединен со входами вентилей записи нул вспомогательного регистра, а нулевой выход - со входами вентилей записи единицы того же регистра, со входом вентил записи нул триггера управлени соединен нулевой выход последнего триггера вспомогательного регистра, единичный выход триггера каждого последующего разр да этого регистра соединен со входом вентил записи единицы предыдущего разр да, вентиль записи нул триггера управлени соединен по входу с шиной первой системы тактовых импульсов, с которой соединены входы вентилей записи четных разр дов основных регистров, а входы вентилей записи нечетных разр дов этих регистров соединены с шиной второй системы тактовых импульсов .when receiving 9 and “Start when issuing 10, bus // and 12 clock pulses T1 and T2, shifted relative to each other by poltakta, as shown in diagrams a and b (see. Fig. 2). The diagrams c, d, d show the output bits of the auxiliary register 2 (the numbering of the bits is from right to left), the diagrams e, g, 3 show the signals at the trigger inputs of the first, second and third bits of the main register 1. Parallel code recording circuit The main registers are not shown. When fed through tires 10 "Starting when signals are issued, which can be used as clock pulses, the triggers 5 of the auxiliary register 2 sequentially in time in T and G2 cycles are set to the zero position, thereby allowing the supply of shifting series of G1 and G2 pulses to the valves 4 and 5 triggers of the main register / on buses 11, 12, while the information in the main register is shifted. At the time of the pulse G2, the information from the second bit is copied to the first, through the polacta - from the third to the second, through the next poltakta - from the fourth to the third, and from BTOporp B, .flep.9ajij j..fl ... Signal str) DSB | rr | 8a 7 consistently in time1 | l | n9a | C |; | 1 vsch shvivayuschih series p main jpTjig putsch installation trigEarov.e Yaegatnogo-register 2 in the unit state. The zero state of the trigger 7 and the single state of the first trigger 5 of the auxiliary register 2 correspond to the moment of the end of the shift, i.e. the time of the information shift in the main register is determined by the auxiliary register. The shift time in such a register is no different from the shift time in conventional push-pull registers. Therefore, the operating frequency of such a register (fp -) does not depend on its size. 4t; In the case of a shift in the case of receiving information in the auxiliary register 2, a signal "Start at reception." The triggers 3 of the auxiliary register are set to the zero state, allowing the flow to be shifted, their series of pulses Ti and Ta over the tires //, 12 at the bottom of the registers /. On the recording valves of unit 6, triggers 3 of the auxiliary register 2 shift the pulse series TI and Tr through bus 10 are not applied. A shift occurs when receiving information that is no different from a regular shift. As a rule, in parallel-serial registers, reception and issuance are carried out simultaneously in several main registers /, the reception time being equal to the issue time and determined by the register in which the output shift is performed. Subject of the invention Parallel-serial shift register on potential elements, containing main registers executed on triggers connected in series through recording gates, as well as an auxiliary register whose triggers are connected in series through zero recording gates, with zero output of each auxiliary register trigger connected to gates write the corresponding trigger of each main register, characterized in that, in order to improve speed, the device contains The control igger, whose single output is connected to the inputs of the auxiliary register zero recording gates, and the zero output to the recording gates of the unit of the same register, the zero output of the last trigger of the auxiliary register is connected to the input of the recording zero gate of the control trigger; this register is connected to the input of the recording valve of the unit of the previous bit, the recording valve of the control trigger is connected to the bus of the first system of clock pulses at the input, which are connected to inputs of gates recording the even bits of basic registers and the write inputs of the gates of odd bits of these registers are connected to the second system bus clock.

fp H-ftO-n P fp H-ftO-n P

г-оШ - Mr.SH -

ш//w //

pfpf

j i-Vj i-V

;.P; .P

гтШ GTSH

fl П Jfl П J

,,