SU326743A1 - Однотактный счетный триггер - Google Patents

Description

Изобретение относитс  к импульсной технике и может быть использовано при разработке цифровых логических устройств.

Известны однотактные счетные триггеры на МОП-транзисторах с дополнительной симметрией , содержащие квазистатический триггер , инвертор и схему совпадени .

Однако эти триггеры требуют дл  реализации одного двоичного разр да большого количества МОП-транзисторов.

С целью упрощени  единичное плечо предложенного квазистатического триггера подключено к затворам транзисторов инвертора, выход инвертора соединен со стоком первого транзистора схемы совпадени , исток второго транзистора схемы совпадени  подключен к затворам нулевого плеча квазистатического триггера, а затворы первого и второго транзисторов схемы совпадени  соединены соответственно с выходом единичного плеча триггера предыдущего каскада и со счетным входом , подключе1П1ым к выходу схемы управлени .

На чертеже приведена функциональна  схема предложенного триггера.

Устройство содержит квазистатический триггер 1 на транзисторах 2-7, инвертор 8 на транзисторах 9, 10 и схему 11 совпадени  иа транзисторах 12, 13. Единичное плечо триггера ,  вл ющеес  информационным выходом

разр да счетчика, подключено к затворам инвертора 8, выход которого подключен к стоку транзистора 12, а исток транзистора 13 соединен с затворами транзисторов 2, 3 нулевого

плеча триггера /.

Дл  управлени  работой квазистатических триггеров / используетс  схема 14 управлени , котора  вырабатывает блокирующие импульсы Б и BZ дл  всех п разр дов счетчика.

В начале работы счетный триггер 1 находитс  в нулевом состо нии. При этом на выходе 15 высокий, а на выходе 16 низкий уровень напр жен1  . Св зн 17 и 18 включены (только дл  первого каскада счетчика), а на

электроды затвора и стока транзистора 12 подаютс  положительные уровни напр жений от батареи и с выхода инвертора 8 соответственно . В этом состо нии триггер / находитс  до прихода первого счетного импульса положительиой пол рности, подаваемого на вход 19.

При подаче первого счетного импульса открываетс  схема }} совпадени , разрываютс  св зи 17 и 18, на выходе транзистора 2 формируетс  низкий уровень нaпp нieни , а на выходе транзистора 7 уровень напр л ени  не измен етс .

выходе 15 низкий уровни напр жени , а второй счетный импульс устанавливает счетный триггер / в исходное состо ние.

Предмет изобретени 

Однотактный счетный триггер на МОПтранзисторах с дополнительной симметрией, содержащий квазистатический триггер, инвертор и схему совпадени , отличающийс  тем, что, с целью упрощени , единичное плечо квазистатического триггера подключено к затворам транзисторов инвертора, выход инвертора соединен со стоком первого транзистора схемы совпадени , исток второго транзистора схемы совпадени  подключен к затворам нулевого плеча квазистатического триггера, а затворы первого и второго транзисторов схемы совпадени  соединены соответственно с выходом единичиого плеча триггера предыдущего каскада и со счетным входом, подключенным к выходу схемы управлени .