SU736172A1 - Двухтактный сдвигающий регистр - Google Patents

Description

Изобретение относитс  к области вычислительной техники. Известна экономична  схема на полевых транзисторах с изолированным затвором, выполненных по технологии металл-окисел-полупроводник (МОП), в которой каждый разр д регистра содержит один потенциальный триггер с триггерными обратными св з ми, выполненными в виде двух МОП-транзис торов, отключаемых первым сдвигающим импульсом. Второй сдвигающий импульс подаваемый во врем  действи  первого открывает ключевой транзистор, соедин ющий источник ВХОДНОГО сигнала с затвором левого транзистора триггера (так называемый квазистатический регистр ) 1 . Кратковременное промежуточное хра нение информации при сдвиге осуществл етс  на емкости цепи затвора одного из транзисторов триггера, а соответствующий выбор параметров МОП транзисторов, коммутирующих триггерные св зи, обеспечивает надлежащую последовательность включени  этих св зей при записи информации в тригге Однако известна  схема требует повышенной (по сравнению с входными и выxoдчн ги сигналагаг) амплиту.пы первого сдвигающего импульса, что усложн ет генераторы импульсов сдвига и цепи распределени  этих импульсов . - Известны двухтактные сдвигающие регистры, выполненные на основе статических потенциальных триггеров с раздельными входами, коммутируемыми по схеме И последовательно с ними включенным общим транзистором. Каждай разр д содержит два таких триггера|{2 , Недостатком регистра  вл етс  его неэкономичность (требуетс  два триггера на один разр д регистра) ,. Цель изобретени  - упрощение регистра , т.е.создание экономичной схемы сдвигающего регистра, использующей в каждом разр де только один триггер и не требующей повышенной ,«мплитуды тактовых т шпульсов. Уменьшение амплитуды тактовых импульсов достаточно важно в целом р де применений регистров сдвига, Снижение амплитуды тактовых импульсов до величины входных и выходных сигналов разр дов регистра псэзвол ет упростить генераторы тактовых импульсов и цепи распределени  их, заменив

специальные устройства логическими элементами того же класса, на основе которого построен регистр и (или) логика устройства, в котором он работает .

Поставленна  цель достигаетс  тем, что в каждом разр де регистра пр:именен один триггер; триггер дополнен ключевым МОП-транзистором, через который входной сигнал подаетс  на затвор левого входного МОП-транзистора; ключевой транзистор открываетс  первым тактовым импульсом, а второй тактовый импульс подаетс  на затворы первого входного и общего МОП-транзисторов .

Дл  промежуточного хранени  информации п-ри сдвиге примен етс  запоМина;ние сигнала на емкость цепи затвора: левого входного МОП-транзистора; соединение затворов правого входного и последовательно с ним включенного общего МОП-транзистора обеспечивает при записи информации в триггер надлежащую последовательность включени  этих МОП-транзисторов.

На чертеже приведена схема одного разр да двухтактного сдвигающего регистра .

Регистр содержит переключающие МОП-транзисторы 1 и 2, нагрузочные МОП-транзисторы 3 и 4 (которые об разуют триггер), сигналы на триггер подаютс  с помощью входных МОП-транзисторов 5 и 6, последовательно с которыми включен стабилизирующий МОП-транзистор 7.

Входной сигнал подаетс  по входной шине 8 через ключевой МОП-транзистор 9 на затвор входного МОПтранзистора 5, Выходной сигнал 10 . снимаетс  с правого инвертора триггера , собранного на МОП-транзисторах 3 и 4. Первый тактовый импульс подаетс  по тактовой шин-е 11 на затвор ключевого МОП-транзистора 9, второй- по тактовой шине 12 на затворы МОП-транзисторов 6 и 7.

В схеме регистра выходной сигнгш триггера каждого разр да служит входным сигналом последующего, а шины одноименных тактовых сигналов объединены.

Вариант соединени  затворов МОПтранзисторов 6 и 7 представлен через элемент 13 задержки, выполненный на МОП-транзисторе, образующим совместно с емкостью цепи затвора МОПтранзистора 7 замедл ющую НС-цепочку

Рассмотрим работу двухтактного сдвигающего регистра на примере выполнени  его на полевых- МОП-транзисторах . Уровень сигнала, близкий к напр жению на шине 14 питани , прин т за логическую , уровень сигнала, близкий к потенциалу щины 15 нулевого потенциала - за логический О .

Записанна  информаци  хранитс  в  чейках регистра до поступлени  тактовых импульсов. Сдвиг информации осуществл етс  двум  тактовыми импульсами 11 и 12 уровн  иливышепоступающим на регистр поочередн Съем информации производитс  в интервалах между тактовыми импульсами 12,

В отсутствие тактовых импульсов МОП-транзисторы 9,6 и 7 заперты. Первый тактовый импульс 11 открывает МОП-транзистор 9 на врем , достаточное дл  зар да или оазр да емкост цепи затвора МОП-транзистора 5 до уровн , близкого к уровню входног сигнала по шине 8. В дальнейшем напр жение на затворе МОП-транзистора 5 измен етс  с посто нной времени , котора  дл  МОП-транзисторов обычно составл ет несколько сотен микросекунд или больше. Интервал между тактовыми импульсами по шинам 11, 12 и длительность второго тактового импульса по шине 12 выбираютс  достаточно малыми, чтобы к моменту сн ти  импульса по шине 12 этот уровень не успел существенно изменитьс 1ак как до подачи второго тактового импульса по 12 МОП-транзисторы 6 и 7 закрыты, то МОП-транзистор 5 не оказывает вли ни  на состо ние триггера.

Второй тактовый импульс по шине 12 открывает МОП-транзисторы 6 и 7, в результате чего на выходе 10 устанавливаетс  уровень О, а МОПтранзистор 1 закрываетс .

Если на шину 8 поступает О, то закрытый МОП-транзистор 5 не оказывает вли ни  на состо ние триггер и после открывани  МОП-транзисторов б и 7. После исчезновени  импульса по шине 12 в триггере будет записан О .

Если на выход разр да регистра

1

МОП-транпоступает сигнал

зистор 5 будет в провод щем состо нии , поэтому когда тактовый импульс по шине. 12 открывает МОП-транзисторы 6 и 7, уровень О устанавливаетс  не только на выходе 10, но и на сток МОП-транзистора 1, а МОП-транзистор 4 закрываетс .

Дл  записи 1 в триггер необходимо , чтобы ток в цепи МОП-транзисторов -2-5-7 существовал некоторое, врем  после исчезновени  (или существенного уменьшени ) тока в цепи МОП-транзисторов 3-6-7. Это обеспечивает открывание МОП-транзистора 1 при запертом МОП-транзисторе 4. При сн тии второго тактового импульса 12 МОП-транзистор 6 закрываетс  раньше чем МОП-транзистор 1.

Claims (2)

1. Така  последовательность может быть достигнута несколькими пут ми. Падение напр жени  на МОП-транзисторе 7 создает смещение на истоке МОПтранзистора 6, повыша  его пороговое напр жение. При необходимости порого вое напр жение МОП-транзистора 6 мож быть повышено технологическим путем, например увеличением толщины сло  окисла под его затвором. Большее пороговое напр жение МОП-транзистора 6 по сравнению с МОП-транзистором 7 обеспечивает требуемую последовательность закрывани  этих транзисторов во врем  действи  заднего фронта так1-ового импульса по шине 12 Этот же эффект может быть достигнут , если второй тактовый импульс по. шине 12 с затвора МОП-транзистора 6подать на затвор МОП-транзистора 7через элемент задержки, например через шину с повышенн лми распределительными сопротивлением и емкостью , или через посто нно открытый МОПтранзистор 13, образующий интегральну цепочку совместно с емкостью цепи затвора МОП-транзистора 7. В описанном регистра приведен известный вариант статического потенциального триггера, в котором МОПтранзисторы 2 и 3 применены в качестве нагрузочных резисторов, а остальные МОП-транзисторы - в качестве переключателей. Очевидно, что регистр допускает реализацию и на других схемах статических потенциальных триггеров. С учетом ограничений , упом нутых в описании, он может также быть выполнен и на других элементах-транзисторах , реле и Т .д,. Однако интегральное исполнение на полевых транзисторах представл етс  наиболее- целесообразной его реализ:ацией . Формула изобретени  1. Двухтактный сдвигающий регистр содержащий два переключающих МОПтранзистора , истоки которых.соединены с шиной нулевого потенциала, стоки соединены с истоками нагрузочных МОП-транзисторов, стоки и затворы которых подключенык шине питани , и стоки входных МОП-транзисторов, истоки которых соединены со стоками стабилизирующего МОП-транзистора, исток которого подключен к шине нулевого потенциала, затвор первого переключающего МОП-транзистора подключен к стоку второго, а затвор второго переключающего МОП-транзистора - к стоку первого, отличающийс  тем,что, с целью упрощени  регистра, он содержит iключeвoй МОП-транзистор, затвор одного из входных МОП-транзисторов соединен с однойиз тактовых шин и с затвором стабилизирующего МОП-транзистора, затвор ключевого МОП-транзистора соединен с другой тактовой шиной , исток - с затвором другого входного МОП-транзистора, сток - с входной шиной. 2. Регистр по П.1, о тли ч ающ и и с   тем, что он содержит эле-. мент задержки, выполненный, например, в виде МОП-транзистора,исток и сток которого соединен соответственно с затворами стабилизирующего и одного из входных МОП-тракзисторов, а затвор с шиной питани . Источники информации, прин тые во внимание при экспертизе 1.-,Электроника, № 17 40 1967, с.53-54. ..
2. 2. Каталог МОП интегральные схемы . 1967, с. 15, микросхема 1 ЦТ1 (прототип).