SU179990A1 - Устройство определения разности двух чисел - Google Patents
Устройство определения разности двух чиселInfo
- Publication number
- SU179990A1 SU179990A1 SU860853A SU860853A SU179990A1 SU 179990 A1 SU179990 A1 SU 179990A1 SU 860853 A SU860853 A SU 860853A SU 860853 A SU860853 A SU 860853A SU 179990 A1 SU179990 A1 SU 179990A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- difference
- register
- input
- circuit
- numbers
- Prior art date
Links
- 230000000903 blocking Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 230000003111 delayed Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910000529 magnetic ferrite Inorganic materials 0.000 description 1
- 230000001960 triggered Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Description
ИзвесТ)1Ы устройства определени разности двух чисел, выполненные на сдвигающем регистре на ферритовых сердечниках.
Предложенное устройство отличаетс тем. что в нем выходы сдвигающего регистра, длина которого равна удвоенной константе минус единица, от участков сдвигающего регистра, длиною, равной половине константы, подсоединены через схемы «ИЛИ к первым входам первой, второй, третьей и четвертой схем С01зпадени , вторые входы которых подключены к источнику импульсов опроса результата операции; выходы первой и третьей схем совпадени соединены с единичными входами первого триггера, а выходы второй и четвертой схем - с единичными входами второго триггера , нулевые входы которых подсоединены к источнику импульсов установки нул , а также к выходу схемы «ИЛИ съема минимальной разности; выходы триггеров через клапаны, п,одсоединенные также к источнику серии импульсов съема минимальной разности, и схемы задержки, подключенные к ключам пр мого и обратного счета, выход нулевого разр да регистра и источник импульсов опроса результата операции подключены ко входам п той схемы совпадени ; выходы крайних старших разр дов и выходы первых разр дов подсоединены через схему «ИЛИ ко входу шестой схемы совпадени , второй вход которой через cxeAiy «ИЛИ подключен к выходам триггеров; а выходы п той схемы совпадени 1 шестой схемы совпадени соединены со входами схемы «ИЛИ выделени минимальной разности.
Это позвол ет определить разность двух чисел , меньших заданной константы, определить разность константы и разность этих чисел, определить минимальную разность из этих двух разностей, а также определить ее знак.
На чертеже представлена блок-схема предлагаемого устройства.
.Анализатор минимальной разности состоит из регистра / разности, схем 2 «ИЛИ и схем 3 совпадени , объедин ющих выходы со всех сердечников регистра в группы минимальных разностей и триггеров 4, 5 управл ющих направлением счета в регистре.
Анализатор работает от входных сигналов, подаваемых по раздельным цеп м. По входу б подают импульс установки «О, по входу 7- импульс записи числа Ki в регистр 1 в позиционно дес тичном коде, по входу 8 - серию импульсов записи числа К-2 в регистр / в унитарном коде; по входу 9 - импульс опроса результата операции, по входу W - серию импульсов съема минимальной разности.
Код входных сигналов
Установка ,,ОI
О
И I III ПИ
Импульс опроса ргзульта jra onepamiii
Сери импульсов съема разности li-niiii
10 ; и
..I I I..I
I..I : I..I : 1..I : I..I i и
I I
л1,л одновремеллого выполнени onepaunii /Ci - K.z t, и Д - 1 2, регистр состоит из двух частей, кажда из которых содержит Д- разр дов, кроме того имеетс общий нулевой разр д.
Длина регистра равна (2Д-1).
На числа Кь .- налагаетс условие /Сь .
Операци вычитани /d - /(2 g осуществл етс непосредственно после ввода двух чнсел , при этом, если j/Cj, то разность С,
А
нак. Если I
имеет отрицательный 2
то| Ci I - i,2l . 1 снимаетс со схемы 2 «ИЛИ,
подсоединенной к 1, 2, 3,
-, 5 и 6 разр дам нравой ноловины регистра. Д
Если I Ci I
il 15 этом
T(J
случае минимальной разность 0 вл етс разность ga, снимаетс со схемы «ИЛИ, подсоединенной к 7, 8, 9, 10 н 11, разр дам правой половины регистра. Если | С|Д2| то 1 ноложнтельна и нрн
I - I /Д i
j С I - снимаетс минимальна разность
1
Г,. со схемы «ИЛИ, нодсоелТ,нненной к 1,2, 3, 4, 5 и 6, разр дам левой половины регистров. Д
При
;у
снимаетс минимальна
разность 2 с 7, 8, 9, 10 и 11 разр дов регистра .
Если 0, то 1„г;„ 0 и ,, 0 снимаетс со средней схемы совпадени 3, подсоединенной к нулевому разр ду.
Импульс установки «О, подаваемый но входу 6, служит дл первоначальной установки регистра и триггеров 4 и 5. Этот имнульс, проход через схему // «ИЛИ запускает блокинг-генератор 12, перевод щий сердечники регистра в состо ние «О. Задержанный линией 13 задерл ки импульс на 5 мксек откроет ключ 14, н конденсаторы четырехполюсников св зи регистра разр д тс на землю.
сердечники регистра / г, нознционио-дес тнчиом коде.
К- в иоследовательном коде заньсь ваетс с номоилью блокниг-генератора 12 и ключа 15 ир мого счета, нодсоединеиного через линию 16 задержки. Импульсы кода числа К.-, сдвигают записанную информацию (число Ki) в регистре в ир мом направлении, при этом осуществл етс вычитание /Cj - K-i tiИмпульс опроса операции, подаваемый по входу 9, через линию 17 задержки на ключ 18 осуществл ет считывание без разрущени информации в регистре, при этом в выходиой обмотке одного из сердечников возникает снгнал , который попадает на вход соответствующей схемы 3 совпадени . При этом на другой вход схемы подают импульс с расширител 19 импульсов. При этом одиа из схем 3 срабатывает н триггер 4 или 5 поддерживает
напр жение на входах схем 20 и 21 совиадеии , нодсоединеиных через линии задержки
16 и 22 к ключам 15 и 23 нр мого и обратного
счета.
Так как регистр разбит на груипы Д/2, то
дл съема мииимальной разности требуетс сери из Д/2-импульсов, котора поступает на блокинг-генератор 12 и схемы совпадени 20 и 21. В это врем иа второй вход одной из них нодан разрещающнй потенциал с триггеров 4 и 5, н оиа начинает формировать импульсы управлени ключами 15 и 23 нр мого и обратного счета.
Под воздействием этих сигналов, информаци продвигаетс по регистру в нр мом или
обратном направлении.
При ее переходе через один из сердечников разр дов, граничащих со средиим разр дом, или одиннадцатые крайние сердечники, иа выходе схемы 24 «ИЛИ по вл етс импульс,
который поступает на вход схемы 25 совпадени , подготовленной разрешающим потенциалом , поступающим через схему 26 «ИЛИ с выходов триггеров 4 или 5. Схема совпадени 25 формирует импульс окончани
Publications (1)
Publication Number | Publication Date |
---|---|
SU179990A1 true SU179990A1 (ru) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0067842A1 (en) | Random number generator | |
SU179990A1 (ru) | Устройство определения разности двух чисел | |
GB1154673A (en) | Improvements in or relating to Electronic Shift Registers. | |
SU278221A1 (ru) | УСТРОЙСТВО дл ВЫЧИТАНИЯ ДВУХ чист | |
SU315283A1 (ru) | ВСЕСОЮЗНАЯ ,[ дш1Т1/о.га1;-т н^.^^ I-. j^у^ -" « * -• • J >&•__^ЬЛИОТЕКА | |
SU283280A1 (ru) | УСТРОЙСТВО дл ВЫДЕЛЕНИЯ СИНХРОНИЗИРУЮЩИХ и ИНФОРМАЦИОННЫХ СИГНАЛОВ | |
SU600739A1 (ru) | Счетное устройство,сохран ющее информацию при перерывах питани | |
SU951668A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU476601A1 (ru) | Устройство сдвига цифровой информации | |
SU177171A1 (ru) | Способ автоматической коммутации | |
SU903867A1 (ru) | Устройство дл делени | |
SU1003072A2 (ru) | Устройство дл определени максимального числа из р да чисел | |
SU330554A1 (ru) | Реверсивный счетчик импульсов | |
SU765855A1 (ru) | Устройство дл передачи и приема сигналов | |
SU477409A1 (ru) | Устройство дл сопр жени | |
SU418867A1 (ru) | ||
SU799119A1 (ru) | Дискриминатор временного положени СигНАлОВ | |
SU249791A1 (ru) | Двоичный счетчик на несимметричных триггерах | |
SU238225A1 (ru) | УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ ПРЯМОГО КОДА | |
SU275132A1 (ru) | Реверсивный счетчик импульсов | |
SU254228A1 (ru) | РЕВЕРСИВНЫЙ СЧЕТЧИК ИМПУЛЬСОВ В ДВОИЧНОМ д-РАЗРЯДНОМ КОДЕ С ПОСТОЯННЫМ ЧИСЛОМ ЕДИНИЦ | |
SU590860A1 (ru) | Устройство синхронизации псевдошумовых сигналов | |
SU207247A1 (ru) | Устройство мажоритарного декодирования | |
SU291331A1 (ru) | Устройство для задержки импульсов | |
SU424152A1 (ru) | Устройство для определения гамильтоновых линий на связном графе |