SU263275A1

SU263275A1 - LIBRARY Bi I.Lenin ^ v!

Info

Publication number: SU263275A1
Application number: SU1291164A
Authority: SU
Original assignee: А. Т. Пешков , Г. К. Афанасьев Белорусский государственный университет имени

Description

Изобретение относитс к области вычислительной техники и предназначено дл использовани в устройствах дл обработки информации в логических и вычислительных системах .The invention relates to the field of computer technology and is intended for use in devices for processing information in logic and computer systems.

Известно устройство дл преобразовани пр мого кода в дополнительный, содержащее регистр-счетчик и логическое обрамление, е котором сигнал инверсии подаетс на Все входы разр дов регистра, а шина дополнительного кода св зана со счетным входом младшего разр да.A device is known for converting a direct code into an additional one, containing a register counter and a logical frame, the inversion signal being applied to All inputs of the register bits, and the additional code bus connected to the lower-order count input.

Предложенное устройство отличаетс от известных тем, что шина, на которую подаетс импульс инвертировани , св зана со счетными входами всех разр дов регистра-счетчика, кроме -самого младшего, а счетный вход второго младшего разр да св зан с вентилем, один вход которого соедищен с нулевым выходом младшего разр да регистра-счетчика, а другой - с цепью прибавлени единицы.The proposed device differs from the known ones in that the bus to which the inversion pulse is applied is connected to the counting inputs of all bits of the register-counter, except the youngest, and the counting input of the second younger one is connected to the gate, one input of which is connected to the zero output of the low bit of the register-counter, and the other with the addition circuit.

Это позвол ет сократить число элементов и увеличить быстродействие.This reduces the number of elements and increases speed.

Схема устройства изображена на чертеже.Diagram of the device shown in the drawing.

Устройство содержит регистр- счетчик / из потенциальных триггеров, вентилей 2, шины сигнала инверсии 3 и шины сигнала переноса 4.The device contains a register-counter / of potential triggers, gates 2, inversion signal bus 3 and transfer signal bus 4.

Устройство работает следующим образом.The device works as follows.

После записи пр мого кода в регистр-счетчик / подачей сигнала по шине 3 во всех разр дах регистра, кроме младшего, осуществл етс инверси кода. Затем по шине 4 подаетс сигнал переноса, который при наличии в младшем разр де нул поступает в цепь сквозного переноса и на счетный вход триггера второго младшего разр да. После завершени переноса в регистре-счетчике находитс искомый код.After writing the direct code to the register-counter / by applying a signal on bus 3, the code is inverted in all bits of the register, except for the low-order. Then, bus 4 is provided with a transfer signal, which, if there is a zero in the low-order bit, enters the end-to-end transfer circuit and the second low-order trigger input to the counting input. After completion of the transfer, the code in question is located in the counter register.

Предмет изобретени Subject invention

Устройство дл преобразовани пр мого кода в дополнительный, содержащее регистрсчетчик и цепь переноса, отличающеес тем, что, с целью экономии оборудовани и увеличени быстродействи , шина, на которую подаетс импульс инвертировани , св зана со счетными входами всех разр дов регистрасчетчика , кроме самого младшего, а счетный вход второго младшего разр да св зан с вентилем , один вход которого соединен с нулевым выходом младшего разр да регнстрасчетчика , а другой - с цепью прибавлени единицы.A device for converting a direct code into an additional one, containing a register counter and a transfer chain, characterized in that, in order to save equipment and increase speed, the bus to which an inversion pulse is applied is connected to the counting inputs of all bits of the register counter except the youngest, and the counting input of the second least significant bit is connected with the valve, one input of which is connected to the zero output of the lower bit of the regenstrachtchik and the other to the addition circuit of the unit.