SU247364A1 - SELECTOR INFORMATION COMMUNICATION CHANNELS - Google Patents

SELECTOR INFORMATION COMMUNICATION CHANNELS

Info

Publication number
SU247364A1
SU247364A1 SU1239328A SU1239328A SU247364A1 SU 247364 A1 SU247364 A1 SU 247364A1 SU 1239328 A SU1239328 A SU 1239328A SU 1239328 A SU1239328 A SU 1239328A SU 247364 A1 SU247364 A1 SU 247364A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
numbers
pulses
sequence
memory cells
Prior art date
Application number
SU1239328A
Other languages
Russian (ru)
Original Assignee
Л. В. Максимов
Ленинградска военна инженерна Краснознаменна академи А. Ф. Можайского
Publication of SU247364A1 publication Critical patent/SU247364A1/en

Links

Description

Изобретение относитс  к области электросв зи и может быть использовано в устройствах многоканальной св зи и в аппаратуре обработки результатов измерений.The invention relates to the field of telecommunications and can be used in multichannel communication devices and equipment for processing measurement results.

В известных селекторах информационных каналов св зи, содержаш;их счетчики импульсов и матрицу, каждый из локальных коммутаторов имеет отдельный счетчик.In the known selectors of information channels, they contain pulse counters and a matrix, each of the local switches has a separate counter.

Целью насто щего изобретени   вл лось сокр-ащение числа счетчиков до одного, независимо от числа несинфазных каналов.The aim of the present invention was to reduce the number of counters to one, regardless of the number of non-phase channels.

Поставленна  цель достигаетс  за счет того , что выходы счетчика дл  каждого из разр дов непосредственно, а также через последовательно соединенные цепочки из схем «И и  чеек пам ти, объединенных по выходам схемами «ИЛИ, соединены с соответствующими входами сумматора, включенного на входе матрицы.This goal is achieved due to the fact that the outputs of the counter for each of the bits directly, as well as through series-connected chains from AND circuits and memory cells connected along the outputs by OR circuits are connected to the corresponding inputs of the adder connected at the input of the matrix.

Блок-схема селектора информационных каналов св зи приведена на чертеже.The block diagram of the selector of information channels is shown in the drawing.

Селектор информационных каналов св зи работает от нескольких последовательностей импульсов, получаемых с выхода специальной аппаратуры, не показанной на чертеже. На счетный вход /-/ счетчика 2 поступают импульсы первой последовательности, котора  принимаетс  за основную. Синхроимпульс этой последовательности поступает на вход 1-2 и устанавливает счетчик 2 в исходноеThe selector of information channels of communication operates from several pulse sequences received from the output of special equipment, not shown in the drawing. The counting input of the / - / counter 2 receives pulses of the first sequence, which is taken as the main one. The clock pulse of this sequence enters input 1-2 and sets counter 2 to the initial

состо ние. На вход 1-3 поступают импульсы второй последовательности, а ее синхроимпульсы подаютс  на вход 1-4 и т. д. На вход /-п поступают импульсы п-ок последовательности , а ее синхроимпульсы подаютс  на вход 1 - (п+1). Все перечисленные последовательности импульсов синхронны, но не синфазны между собой. Во времени кажда  последовательность импульсов прив зана к своим синхроимпульсам , периоды следовани  которых одинаковы. В результате воздействи  импульсов , поступающих на вход /-/ счетчика 2 последовательно во времени, получают текущие значени  номеров каналов, определ емыхcondition. The inputs 1-3 receive the pulses of the second sequence, and its sync pulses are fed to the input 1-4, etc. The input of the i-n receives the pulses of the n-ok sequence, and its sync pulses are fed to the input 1 - (n + 1). All listed pulse sequences are synchronous, but not in-phase with each other. In time, each sequence of pulses is tied to its sync pulses, the periods of which are the same. As a result of the action of pulses arriving at the input of the / - / counter 2 sequentially in time, the current values of the channel numbers determined

этой последовательностью. После выделени  всех номеров каналов этой последовательности счетчик устанавливаетс  на нуль и т. д. Моменты совпадени  некоторых положений счетчика 2 и синхроимпульсов всех остальных,this sequence. After the allocation of all channel numbers of this sequence, the counter is set to zero, etc. The moments of coincidence of some positions of counter 2 and the sync pulses of all the others,

кроме первой, последовательностей фиксируютс  через схемы «И 3  чейками пам ти 4. Запись чисел в  чейках пам ти 4 осуществл етс  последовательно но мере прохождени  синхроимпульсов. За один период синхроимпульсов первой последовательности в  чейках пам ти 4 запишетс  столько чисел, сколько мы имеем последовательностей без первой. Эти числа будут иметь значени  от нул  до максимальной емкости счетчика 2. Каждое изIn addition to the first, the sequences are fixed through the schemes "AND 3 memory cells 4. The recording of numbers in memory cells 4 is carried out sequentially as the sync pulses pass. In one period of the sync pulses of the first sequence in the cells of memory 4, as many numbers will be recorded as we have sequences without the first. These numbers will range from zero to the maximum capacity of the counter 2. Each of

синхронизации. Числа, запис-анные в  чейках пам ти 4,  вл ютс  эквивалентом рассто ни  всех синхроимнульсов относительно синхроимпульсов первой последовательности. При каждом положении счетчика 2 на входы 1-3, 1-п и им соответствующие последовательно во времени подаютс  импульсы, которые определ ют свои каналы. После прохождени  импульса через последний вход 1-п счетчик 2 измен ет свое состо ние на единицу. Затем последовательно подаютс  импульсы на входы /-3, 1-п и т. д.sync. The numbers recorded in memory cells 4 are equivalent to the distance of all sync pulses relative to the sync pulses of the first sequence. At each position of the counter 2, the inputs 1-3, 1-n and the corresponding ones sequentially in time are pulsed, which define their channels. After the pulse has passed through the last input 1-n, the counter 2 changes its state by one. Then, pulses are sequentially applied to the inputs I-3, 1-n, etc.

Числа, записанные в  чейках пам ти, считываютс  без стирани  импульсами, поступающими на входы 1-3, 1-п и др., и подаютс  через схемы «ИЛИ 5 на сумматор 6. В сумматоре 6 производитс  вычитание чисел. Вычитаютс  числа, записанные в  чейках пам ти 4, из чисел, записанных в данный момент в счетчике 2. Вычитание производитс  по абсолютной величине носледовательно по мере поступлени  импульсов опроса на входы 1-3, 1-п и др.The numbers written in the memory cells are read without erasing the pulses arriving at inputs 1-3, 1-n, etc., and are fed through the OR 5 schemes to the adder 6. In the adder 6, the numbers are subtracted. The numbers recorded in memory cells 4 are subtracted from the numbers that are currently recorded in counter 2. The subtraction is performed in absolute terms as the polling pulses arrive at inputs 1-3, 1-n, etc.

Числа в счетчике могут мен тьс  от нул  до его полной емкости. Отставание фазы синхроимпульсов может достигать такой же величины. Сдвиг между этими числами образует критическую ситуацию. Действительно , числа в  чейках пам ти 4 и в счетчике 2 могут оказатьс  больше или меньше друг относительно друга. Если число в счетчике 2 будет больше, чем число, записанное в  чейках 4 пам ти, то сумматор 6, произвед  вычитание из первого -числа второго, верно онределит номер импульса и канала. В противоположном случае сумматор может выдать ошибочный результат. Дл  устранени  этого дл  каждой последовательности введены дополнительные  чейки пам ти 7. Эти  чейки предназначены дл  фиктивного увеличени  емкости счетчика 2 на один разр д. В дополнительные  чейки пам ти 7 записываетс  единица нри установке счетчика 2 в нулевое положение . Информаци  из указанных  чеек пам ти 7 считывает так же, как и с других  чеек пам ти 4. Однако сброс единицы изThe numbers in the counter can vary from zero to its full capacity. The lag phase of clock pulses can reach the same value. The shift between these numbers forms a critical situation. Indeed, the numbers in memory cells 4 and in counter 2 may be greater or less relative to each other. If the number in counter 2 is greater than the number written in cells 4 of memory, then adder 6, subtracting from the first, the number of the second, correctly determines the number of the pulse and channel. In the opposite case, the adder may give an erroneous result. To eliminate this, additional memory cells 7 are inserted for each sequence. These cells are intended to fictitiously increase the capacity of counter 2 by one bit. In additional memory cells 7, a unit is written when counter 2 is set to zero. The information from the indicated memory cells 7 reads in the same way as from other memory cells 4. However, a reset of one from

дополнительных  чеек пам ти 7 производитс  синхроимпульсами той последовательности, к которой относитс   чейка. Таким образом, числа в счетчике 2 могут теперь иметь в два раза больше значений, чем числа, записанные в  чейках пам ти 4, не счита  дополнительных  чеек пам ти 7. В результате на входы сумматора 6 всегда будет поступать уменьшаемое , не меньшее, чем вычитаемое, и, следовательно , результат вычитани  при любых числах,будет верным.additional memory cells 7 are produced by the sync pulses of the sequence to which the cell belongs. Thus, the numbers in counter 2 can now have twice as many values as the numbers recorded in memory cells 4, not counting the additional memory cells 7. As a result, the inputs of the adder 6 will always receive a decrement that is not less than a deductible and, therefore, the result of the subtraction for any numbers will be correct.

Полученные сумматором числа преобразуютс  в данной матрице S и в единичном коде поступают на ее выходы. На выходе матрицыThe numbers obtained by the adder are transformed in this matrix S and are fed to its outputs in a unit code. Output matrix

8 номера выделенных каналов или импульсов сдвинуты относительно номеров первой последовательности на единицу. Это означает, что на нулевом выходе 9-О матрицы 8 окажутс  первые каналы всех последовательностей,8 numbers of selected channels or pulses are shifted relative to the numbers of the first sequence by one. This means that at the zero output of the 9-O matrix 8, the first channels of all sequences will appear,

кроме первой; на первом выходе 9-1 матрицы 8 окажутс  вторые каналы всех последовательностей , кроме первой и т. д. Номера каналов первой последовательности и номера выходов матрицы 8 совпадают. Однако приexcept the first; the first output 9-1 of matrix 8 will be the second channels of all sequences except the first, etc. The channel numbers of the first sequence and the number of outputs of matrix 8 are the same. However, when

необходимости сдвиг первой последовательности относительно всех других последовательностей можно ликвидировать, например, путем подачи на схему «ИЛИ 5 младшего разр да счетчика 2 импульсов последовательности со входа /-0.the need to shift the first sequence relative to all other sequences can be eliminated, for example, by applying to the scheme “OR 5 low-order counter 2 pulses of the sequence from the input / -0.

Предмет изобретени Subject invention

Селектор информационных каналов св зи, содержащий счетчики импульсов и матрицу, отличающийс  тем, что, с целью уменьшени  количества счетчиков импульсов при выделении каналов из   несинфазных групп каналов,A selector of information channels, containing pulse counters and a matrix, characterized in that, in order to reduce the number of pulse counters in the allocation of channels from non-in-phase groups of channels,

выходы счетчика дл  каждого из разр дов неносредственно, а также через последовательные цепочки из схем «И и  чеек пам ти, объединенных по выходам схемами «ИЛИ, соединены с соответствующими входами сумматора , включенного на входе указанной матрицы.the counter outputs for each of the bits directly, as well as through successive chains from the AND circuits and memory cells, connected by the OR circuits to the corresponding inputs of the adder connected at the input of the specified matrix.

SU1239328A SELECTOR INFORMATION COMMUNICATION CHANNELS SU247364A1 (en)

Publications (1)

Publication Number Publication Date
SU247364A1 true SU247364A1 (en)

Family

ID=

Similar Documents

Publication Publication Date Title
US4334273A (en) Signal processing system using a digital technique
SU247364A1 (en) SELECTOR INFORMATION COMMUNICATION CHANNELS
GB960511A (en) Improvements to pulse transmission system
US4616362A (en) Logic for calculating bit error rate in a data communication system
RU2110890C1 (en) Device for detecting signals with programmed operating frequency variation
SU1338090A1 (en) Device for separating signal pulses
US5867050A (en) Timing generator circuit
SU1250980A1 (en) Multichannel device for determining sign of phase difference
SU1411993A1 (en) Device for determining logarithmic error factor in discrete communication channel
SU1709544A1 (en) Device to monitor quality of communication channel
SU1716610A2 (en) Device for control of quality of communication channel
SU1236387A1 (en) Phasemeter
SU822120A1 (en) Device for reducing information redundancy
SU1180927A1 (en) Correlator
SU1197103A1 (en) Device for automatic measuring of characteristics of discrete communication channel
SU1177930A1 (en) Phase-lock loop
RU2052901C1 (en) Device for transmission of asynchronous information
SU1667267A1 (en) Method of transmission and reception of binary information with detection of errors
RU2085028C1 (en) Pulse train selector
SU1480141A1 (en) Channel selector
SU1244786A1 (en) Digital filter
RU2072627C1 (en) Selector of random pulse sequence
SU736114A1 (en) Switchable digital correlator
RU1830632C (en) Adaptive group receiver of multifrequency code with pulse-code modulation
SU1188676A1 (en) Apparatus for identification of two-port characteristics