SU1840194A1 - Способ изготовления приборов с зарядовой связью с виртуальной фазой - Google Patents

Способ изготовления приборов с зарядовой связью с виртуальной фазой

Info

Publication number
SU1840194A1
SU1840194A1 SU4523296/28A SU4523296A SU1840194A1 SU 1840194 A1 SU1840194 A1 SU 1840194A1 SU 4523296/28 A SU4523296/28 A SU 4523296/28A SU 4523296 A SU4523296 A SU 4523296A SU 1840194 A1 SU1840194 A1 SU 1840194A1
Authority
SU
USSR - Soviet Union
Prior art keywords
windows
alloyed
alloying
manufacturing
oxidizing
Prior art date
Application number
SU4523296/28A
Other languages
English (en)
Inventor
Михаил Миронович Крымко
Владимир Дмитриевич Манагаров
Аркадий Николаевич Марков
Original Assignee
НИИ "Пульсар"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by НИИ "Пульсар" filed Critical НИИ "Пульсар"
Priority to SU4523296/28A priority Critical patent/SU1840194A1/ru
Application granted granted Critical
Publication of SU1840194A1 publication Critical patent/SU1840194A1/ru

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

Изобретение относится к способам изготовления интегральных схем и полупроводниковых приборов и может быть использовано в производстве интегральных схем и полупроводниковых приборов различного назначения. Сущность: способ включает операции окисления, фотолитографии, ионного легирования и термического отжига. При этом после окисления наносят высокоомный поликремний, в котором последовательно вскрывают окна над легируемыми областями, начиная с области с максимальным уровнем легирования. После каждого вскрытия окон проводят ионное легирование, затем проводят одновременный термический отжиг легированных областей. После этого формируют проводящий слой, вскрывают окна над областью виртуальной фазы и легируют примесью противоположного типа проводимости с последующим активирующим отжигом. Технический результат: повышение эффективности производства при одновременном упрощении процесса изготовления, увеличении степени интеграции и процента выхода годных. 1 ил.
SU4523296/28A 1989-11-27 1989-11-27 Способ изготовления приборов с зарядовой связью с виртуальной фазой SU1840194A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4523296/28A SU1840194A1 (ru) 1989-11-27 1989-11-27 Способ изготовления приборов с зарядовой связью с виртуальной фазой

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4523296/28A SU1840194A1 (ru) 1989-11-27 1989-11-27 Способ изготовления приборов с зарядовой связью с виртуальной фазой

Publications (1)

Publication Number Publication Date
SU1840194A1 true SU1840194A1 (ru) 2006-08-10

Family

ID=60537821

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4523296/28A SU1840194A1 (ru) 1989-11-27 1989-11-27 Способ изготовления приборов с зарядовой связью с виртуальной фазой

Country Status (1)

Country Link
SU (1) SU1840194A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223998A (zh) * 2019-06-14 2019-09-10 中国电子科技集团公司第四十四研究所 具有超薄铂硅虚相栅电极的ccd像元结构及制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223998A (zh) * 2019-06-14 2019-09-10 中国电子科技集团公司第四十四研究所 具有超薄铂硅虚相栅电极的ccd像元结构及制作方法
CN110223998B (zh) * 2019-06-14 2021-07-27 中国电子科技集团公司第四十四研究所 具有超薄铂硅虚相栅电极的ccd像元结构及制作方法

Similar Documents

Publication Publication Date Title
US3590471A (en) Fabrication of insulated gate field-effect transistors involving ion implantation
US4463491A (en) Method of fabricating a monolithic integrated circuit structure
KR870010625A (ko) 반도체장치 및 그 제조방법
ATE54227T1 (de) Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen.
JPS5736844A (en) Semiconductor device
US4033027A (en) Dividing metal plated semiconductor wafers
KR890008988A (ko) 전하저지층을 갖는 반도체 기억장치 및 그 제조방법
ATE33323T1 (de) Verfahren zum herstellen von aus doppelschichten aus hochschmelzenden metallsiliziden und dotiertem polykristallinem silizium bestehenden gate-elektroden.
EP0572214A3 (en) Method for fabricating an interconnect structure in an integrated circuit
JP3382588B2 (ja) 超伝導−通常−超伝導ジョセフソン接合中に通常層を作製するためのイオン注入の使用
EP0263287A3 (en) Forming a capacitor in an integrated circuit
SU1840194A1 (ru) Способ изготовления приборов с зарядовой связью с виртуальной фазой
KR940010240A (ko) 표면적이 극대화된 도전층 제조 방법
TW362240B (en) Forming process of capacitors in semiconductor and forming process of capacitors and gates in semiconductor
WO1996030940A3 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH BiCMOS CIRCUIT
KR970030333A (ko) 반도체소자의 도전 배선 콘택 제조방법
JPS63175420A (ja) 半導体装置の製造方法
US3537920A (en) Process for the production of diodes by electric pulses
EP0225224A3 (en) After oxide metal alloy process
SU1176774A1 (ru) Способ формирования диффузионных областей и контактов к ним
JPS647518A (en) Manufacture of semiconductor device
JPS6489371A (en) Manufacture of semiconductor storage device
JPH07221300A (ja) 半導体装置の製造方法
JPS6437056A (en) Semiconductor device
KR910013496A (ko) 반도체 장치의 제조방법