SU1817646A1 - Счетное устройство - Google Patents
Счетное устройствоInfo
- Publication number
- SU1817646A1 SU1817646A1 SU4828558/21A SU4828558A SU1817646A1 SU 1817646 A1 SU1817646 A1 SU 1817646A1 SU 4828558/21 A SU4828558/21 A SU 4828558/21A SU 4828558 A SU4828558 A SU 4828558A SU 1817646 A1 SU1817646 A1 SU 1817646A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- digit
- bus
- exclusive
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
1. Счетное устройство, содержащее блок управления, входную шину, в каждом разряде D-триггер и в каждом разряде, кроме последнего, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены соответственно с прямым выходом и D-входом D-триггера этого разряда, при этом в каждом разряде первый тактовый вход D-триггера соединен с соответствующим выходом блока управления, в каждом разряде, с первого по (n-2)-й, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ последующего разряда, прямой выход D-триггера соединен с соответствующим входом блока управления, информационный вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первого разряда, а тактовый вход соединен с входной шиной, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения возможности дистанционного изменения коэффициента пересчета, в него введены распределитель импульсов, шина входного кода, шина ответного кода, шина сопровождающего тактирования и шина начальной установки, в последний разряд - элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, а каждый D-триггер снабжен вторым тактовым входом, причем выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ последнего разряда соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ или последнего разряда, один вход - с прямым выходом D-триггера последнего разряда, другой вход - с D-входом D-триггера последнего разряда и шиной входного кода, шина ответного кода соединена с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первого разряда, а шина сопровождающего тактирования соединена с тактовым входом распределителя импульсов, вход установки в исходное состояние которого соединен с шиной начальной установки и входом обнуления D-триггера каждого разряда, а i-й выход - с вторым тактовым входом D-триггера (n-i+1)-го разряда, где i изменяется от 1 до n, а n - число разрядов счетного устройства.2. Устройство по п. 1, отличающееся тем, что распределитель импульсов содержит счетчик импульсов и демультиплексор, адресные входы которого подключены поразрядно к выходам счетчика импульсов, вход установки в нулевое состояние которого является входом установки в исходное состояние распределители импульсов, а тактовый вход является тактовым входом распределителя импульсов и соединен с входом демультиплексора, (i+1)-й выход которого является i-ым выходом распределителя импульсов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4828558/21A SU1817646A1 (ru) | 1990-05-23 | 1990-05-23 | Счетное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4828558/21A SU1817646A1 (ru) | 1990-05-23 | 1990-05-23 | Счетное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1817646A1 true SU1817646A1 (ru) | 2001-08-27 |
Family
ID=60538576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4828558/21A SU1817646A1 (ru) | 1990-05-23 | 1990-05-23 | Счетное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1817646A1 (ru) |
-
1990
- 1990-05-23 SU SU4828558/21A patent/SU1817646A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1817646A1 (ru) | Счетное устройство | |
SU1591025A1 (ru) | Устройство для управления выборкой блоков памяти | |
RU1784963C (ru) | Преобразователь кода Гре в параллельный двоичный код | |
SU1702396A1 (ru) | Распределитель импульсов | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1206784A1 (ru) | Устройство дл формировани и хранени вычетов по модулю три | |
SU1300470A1 (ru) | Микропрограммное устройство управлени | |
SU1367163A1 (ru) | Преобразователь последовательного двоичного кода в число-импульсный код | |
SU1273923A1 (ru) | Генератор импульсов со случайной длительностью | |
SU1265975A1 (ru) | Устройство дл формировани временных интервалов | |
SU463234A1 (ru) | Устройство делени времени циклов на дробное число интервалов | |
SU1689962A1 (ru) | Устройство сопр жени интерфейсов разной разр дности | |
SU1173402A1 (ru) | Генератор чисел | |
SU1170463A1 (ru) | Оптимальный фильтр | |
SU454696A1 (ru) | Цифровой веро тностный распределитель импульсов | |
SU1494015A1 (ru) | Устройство дл перебора сочетаний | |
SU1683017A1 (ru) | Устройство дл формировани контрольного кода по модулю два | |
SU1049897A1 (ru) | Преобразователь двоичного кода в унитарный код | |
SU484517A1 (ru) | Устройство дл сравнени чисел | |
SU1180871A1 (ru) | Генератор функций Уолша | |
SU771619A1 (ru) | Устройство дл допускового контрол | |
SU1365358A1 (ru) | Устройство дл контрол кода " @ из @ | |
SU1487154A1 (ru) | Генератор кодовых последовательностей | |
SU494744A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный |