SU1758896A1

SU1758896A1 - Демодул тор

Info

Publication number: SU1758896A1
Application number: SU904849583A
Authority: SU
Inventors: Григорий Яковлевич Вайнер; Людмила Николаевна Вертаева; Борис Сергеевич Филиппов
Original assignee: Войсковая часть 60130
Priority date: 1990-07-09
Filing date: 1990-07-09
Publication date: 1992-08-30

Abstract

Демодул тор содержит делитель частоты на два 1, фазоинверторы 2, 9. фильтры 3, 10, ключи 4, 6, 11, 13, амплитудные детекторы 5. 12, блоки задержки 7, 14, D-триггеры 15-18 и элемент ИЛИ 19. 1 з.п. ф-лы, 2 ил.

Description

-1

Фиг.}

О -16 -,

Я

8шо8

4-1

W

Ё

ъо /зН &с

51

00 00

Ю

ON

Изобретение относитс к радиотехнике и св зи и может быть использовано в радиосв зи при работе в режиме относительной фазовой манипул ции (ОФМ)

Известен демодул тор фазоманипули- ровэнных сигналов, который позвол ет принимать фазоманипулмрованные сигналы. Недостатком этого демодул тора вл етс то, что при приеме сигналов информации с ОФМ необходимо примен ть специальный декодер.

Известно устройство дл приема сигналов с ОФМ, состо щее из входного фильтра, блока задержки, фазового инвертора, двух амплитудных детекторов и решающего блока . Устройство обеспечивает прием сигналов с ОФМ. Это устройство вл етс наиболее близким по технической сущности к предлагаемому и вз то в качестве прототипа .

Недостатком прототипа вл етс низкий коэффициент использовани полосы частот канала, а следовательно, низка помехоустойчивое гь.

Целью изобретени вл етс повышение помехоустойчивости

Это обеспечиваетс за счет улучшени соотношени сигнал/шум в два раза путем уменьшени полосы пропускани фильтра .

Положительный эффект достигаетс тем, что фаза входных радиосигналов с помощью фазовых инверторов поворачиваетс на 180° синхронно с передачей, дл чего на передающем и приемном концах радиолинии используютс тактовые импульсы высокое абильных источников синхронизации . При этом прием осуществл етс попеременно первым и вторым каналами и соответственно переключаютс инверторы: первый фазовый инвертор нечетными синхроимпульсами , а второй - четными. В каждом канале анализ ведетс в течение двух соседних элементарных символов информации , в результате чего полоса фильтров, по сравнению с прототипом уменьшена в два раза, что и обеспечивает улучшение соотношени сигнал/шум и повышение помехоустойчивости .

В том случае, когда фаза второго информационного символа противоположна фазе первого, в результате срабатывани первого инвертора по окончании лервогосимвола на вход первого фильтра в течение времени двух символов подаютс колебани с посто нной фазой. Поэтому уровень сигнала в фильтре по окончании второго информационного символа максимальный. В случае, когда поворот фазы радиосиг нала не совпадает со срабатыванием фазового инвертора , уровень сигнала минимальный.

Последующими элементами демодул тора эти уровни преобразуютс в информационные символы, дл чего в демодул тор (прототип), содержащий фазовый инвертор, фильтр, блок задержки, два амплитудных детектора и решающий блок, введены четыре ключа, второй блок задержки, второй фа0 зовый инвертор, второй фильтр и делитель частоты на два.

На фиг. 1 изображена структурна схема демодул тора; на фиг.2 - эпюры напр жений в различных точках структурной схемы.

5На фиг.1 обозначено:

1- делитель частоты на два;

2и 9 - первый и второй фазовые инверторы;

3и 10 - перпии и второй фильтры;

04, 6, 11 и 13 первый, второй, третий и

четвертый ключи;

5 и 12 - первый и второй амплитудные детекторы;

7и 14 - первый и второй блоки зздерж- 5 ки;

8- решающий блок;

15-18 - первый, второй, третий и четвертый D-триггеры;

19 - элемент ИЛИ. 0На фиг.2 обозначены эпюры:

А - символы информации;

Б - тактовые импульсы;

В, Г- импульсы на пр мом и инверсном выходах делител частоты на два; 5 Д - напр жение на выходе первого амплитудного детектора;

Е - напр жение на выходе второго амплитудного детектора;

Ж - напр жение на выходе первого бло- 0 ка задержки;

3 - напр жение на выходе второго блока задержки;

И - напр жение на первом входе решающего блока;

5 К - напр жение на втором входе решающего блока;

Л - напр жение на выходе первого триггера;

М- напр жение на выходе второготриг- 0 гера;

И - напр жение на выходе третьего триггера;

О - напр жение на выходе четвертого триггера;

5П - напр жение на выходе демодул тора .

Устройство демодул тора содержит делитель частоты на два, два фазовых инвертора , четыре ключа, два амплитудных детектора, два блока задержки и решающий

блок, в состав которого вход т четыре D- триггера и элемент ИЛИ, причем первые входы фазовых инверторов соединены и в- л ютс входом демодул тора, выход первого фазоинвертора через последовательно соединенные первый фильтр, первый ключ, первый амплитудный детектор и второй ключ соединены с первым входом решающего блока, выход второго фазоинвертора через последовательно соединенные вто- рой фильтр, третий ключ, второй амплитудный детектор и четвертый ключ соединен с вторым входом решающего блока, вход делител частоты на два вл етс тактовым входом демодул тора, пр мой выход дели- тел частоты на два соединен с третьим и четвертым входами решающего блока, вторыми входами первого фазоинвертора и третьего ключа, а также через первый блок задержки с вторым входом второго ключа, инверсный выход делител частоты на два соединен с вторыми входами первого ключа, второго фазоинвертора, п тым, шестым входами решающего блока, а также через второй блок задержки с вторым вхо- дом четвертого ключа.

В решающем блоке С-входы первого и второго D-триггеров вл ютс соответственно первым и вторым входами решающего блока, третьим и четвертым входами которого вл ютс соответственно R-вход третьего D-триггера, С-вход четвертого и R- йход второго D-триггеров, R-вход первого и С-вход третьего D-триггеров вл ютс п тым входом решающего блока, шестым вхо- дом которого вл етс R-вход четвертого D-триггера, D-вход которого соединен с выходом второго D-триггера, выход первого D-триггера соединен с D-входом третьего D-триггера, выход которого и выход четвер- того D-триггера соединены с соответствующими входами элемента ИЛИ, выход которого вл етс выходом решающего блока.

Claims

Формула изобретени 1. Демодул тор, содержащий первый фазоинвертор, первый фильтр, первый блок задержки, два амплитудных детектора и решающий блок, отличающийс тем, что, с целью повышени помехоустойчивости , введены четыре ключа, второй блок задержки , второй фазоинвертор. второй фильтр и делитель частоты на два, причем первые входы фазоинверторов соединены п вл ютс входом демодул тора, выход первого фазоинвертора через последовательно соединенные первый ключ, первый амплитудный детектор и второй ключ соединены с первым входом решающего блока, выход второго фазоинвертора через последовательно соединенные второй фильтр, третий ключ, второй амплитудный детектор и четвертый ключ соединен с вторым входом решающего блока, вход делител частоты на два вл етс тактовым входом демодул тора , пр мой выход делител частот на два соединен с третьим и четвертым входами решающего блока, вторыми входами первого фазоинвертора и третьего ключа, а также через первый блок задержки - с вторым входом второго ключа, инверсный выход делител частот на два соединен с вторыми входами первого ключа, второго фазоинвертора п тым, шестым входами решающего блока, а также через второй блок задержки - с вторым входом четвертого ключа.
2. Демодул тор по п.1, о т л и ч а ю щ и й- с тем, что решающий блок содержит четыре D-триггера и элемент ИЛИ, причем С-входы первого и второго D-триггеров вл ютс соответственно первым и вторым входами решающего блока, третьим и четвертым входами которого вл ютс соответственно R- вход третьего триггера, С-вход четвертого и R-вход второго D-триггеров, R-вход первого и С-вход третьего D-триггеров вл ютс п тым входом решающего блока, шестым входом которого вл етс R-вход четвертого D-триггера, D-вход которого соединен с выходом второго D-триггера, выход первого D-триггера соединен с D-входом третьего D-триггера, выход которого и выход четвертого D-триггера соединен с соответствующими входами элемента ИЛИ, вход которого вл етс выходом решающего блока.

А 6

Д Ј

Ж

Л

м

н о п