SU1741255A1 - Операционный усилитель - Google Patents

Abstract

Изобретение относитс  к операционным усилител м и предназначено дл  использовани  в аналоговых и аналого-цифровых системах на полевых транзисторах. Цель - повышение коэффициента подавлени  синфазного напр жени . Цель достигаетс  за счет дополнени  истоковых нагрузок первого и второго дифференциальных каскадов транзисторами,дополнительного введени  цепи отрицательной обратной св зи по синфазному напр жению и преобразовател  дифференциального сигнала в однофазный , 1 ил.

Description

Изобретение относитс  к усилительным устройствам и предназначено дл  использовани  в усилител х различного назначени , которые  вл ютс  элементами аналоговых и аналого-цифровых систем на КМОП транзисторах .

Цель изобретени  - расширение области применени  путем повышени  коэффициента подавлени  синфазного напр жени .

На чертеже приведена принципиальна  схема OY.

OY содержит первый 1 и второй 2 входные дифференциальные каскады на транзисторах 3-8, выходную цепь входных дифференциальных каскадов 9 на транзисторах 10-17, ЦООССН 18 на транзисторах 19-23, ПД-0 24 на транзисторах 25-30, выходной каскад 31 на транзисторах 32 и 33, инвертирующий вход 34, неинвертирующий вход 35, выход 36, вывод 37 первого источника напр жени  смещени , вывод 38 второго источника напр жени  смещени  38, вывод третьего источника напр жени  смещени , вывод 40, четвертого источника напр жени  смещени , отрицательную шину

41источника питани , положительную шину

42источника питани , общую шину 43 источника питани .

OY работает следующим образом.

На входы OY подаетс  входное напр жение , имеющее дифференциальную и син- фазную составл ющие. Токи стоков транзисторов 4 и 5,7 и 8 дифференциальных пар входных каскадов получают соответствующие приращени , которые суммируютс  на общей нагрузке каскадов, выполненной в виде выходной цепи первого и второго входных каскадов. На стоках транзисторов 12 и 13,  вл ющихс  дифференциальным выходом выходной цепи, по вл етс  усиленное входное напр жение. При этом напр жение смещени  нул  OY в широком диапазоне синфазных входных напр жений остаетс  практически посто нным, поскольку основным источником напр жени  смещени  нул  OY  вл етс  разброс параметров нагрузочных цепей дифференциальных пар. В предлагаемом устройстве нагрузочна  цепь  вл етс  общей дл  обоих

(Л

С

4

Ью ел ел

входных каскадов. Дальнейшее подавление синфазного напр жени  осуществл етс  цепью отрицательной обратной св зи по синфазному напр жению (ЦООССН). При синфазном повышении напр жени  на выходах выходной цепи транзисторы 22 и 23 ЦООССИ начинают закрыватьс . При этом ток стока транзистора 20 уменьшаетс . Следовательно , уменьшаетс  ток стока транзистора 21, что вызвано взаимодействием транзисторов 19 и 20. Транзисторы 16, 17 и 21 образуют токовое зеркало, поэтому транзисторы 16 и 17 призакрываютс , что приводит к компенсации синфазного увеличени  выходного напр жени  выходной цепи. Аналогичным образом осуществл етс  компенсаци  синфазного уменьшени  выходного напр жени . Дифференциальный сигнал на выходе выходной цепи не оказывает воздействи  на ЦООССН, что обусловлено симметрией транзисторов 22 и 23. Преобразование дифференциального выхода выходной цепи входных каскадов в однофазный осуществл ет преобразователь дифференциального сигнала в однофазный (ПД-0).

Преобразование осуществл етс  следующим образом.

Выходное напр жение одного плеча выходной цепи, а именно со стока транзистора 12, поступает на затвор транзистора 33 выходного каскада. Выходное напр жение другого плеча выходной цепи, противофазное первому, поступает на затвор транзистора 27. Пусть потенциал затвора транзистора 27 увеличиваетс . При этом транзистор 27 начинает закрыватьс , а потенциал стока этого транзистора уменьшаетс . При этом начинает открыватьс  транзистор 29, что приводит к уменьшению тока стока транзистора 30 и к уменьшению напр жени  затвор - исток дл  транзисторов 26 и 25, а также 32 выходного каскада. Следовательно, изменение потенциала стока транзистора 27 будет скомпенсировано. При этом затвор транзистора 32 выходного каскада получает приращение напр жени , противофазное приращению напр жени  затвор - исток транзистора 33 выходного каскада. Таким образом, на выходе OY по вл етс  сигнал, симметричный относительно нулевого уровн , подаваемого на затвор транзистора 30.

Введение в схему OY выходной цепи входных дифференциальных каскадов, ЦООССН и ПД-0 позвол ет повысить коэффициент подавлени  синфазного напр жени . Это позвол ет повысить устойчивость OY к помехам, возникающим на шинах питани , а следовательно, делает возможным изготовление OY на одной подложке с цифровыми элементами.

Использование предлагаемого OY позвол ет улучшить точностные показатели

аналоговых элементов и, кроме того, делает возможным интеграцию на одном кристалле аналого-цифровых систем.

Claims (1)

1. Формула изобретени  Операционный усилитель на полевых

   0 транзисторах, содержащий первый дифференциальный каскад с первым генератором тока, выполненные на первом, втором и третьем транзисторах первой структуры, причем затвор третьего транзистора перво5 го генератора тока  вл етс  выводом дл  подачи первого напр жени  смещени , второй дифференциальный каскад с вторым генератором тока, выполненные на первом, втором и третьем транзисторах второй

   0 структуры, причем затвор третьего транзистора второго генератора тока  вл етс  выводом дл  подачи второго напр жени  смещени , затворы первых и вторых транзисторов первого и второго дифференциаль5 ных каскадов попарно объединены и  вл ютс  первым и вторым входами операционного усилител  соответственно, а цепи стоков транзисторов первого дифференциального каскада соединены со стоками чет0 вертого и п того транзисторов второй структуры соответственно, затворы которых объединены, истоки подключены к первой шине питани , цепи стоков транзисторов второго дифференциального каскада соеди5 нены со стоками четвертого и п того транзисторов первой структуры соответственно затворы которых объединены, истоки подключены к второй шине питани , выходной каскад, выполненный на последовательно

   0 соединенных по посто нному току шестом транзисторе второй структуры и шестом транзисторе первой структуры, стоки которых объединены и  вл ютс  выходом операционного усилител , отличающийс 

   5 тем, что, с целью повышени  коэффициента подавлени  синфазного напр жени , к стокам четвертого и п того транзисторов первой структуры подключены истоки введенных седьмого и восьмого транзисто0 ров первой структуры соответственна, затворы которых объединены и  вл ютс  выводом дл  подачи третьего напр жени  смещени , а к стокам четвертого и п того транзисторов второй структуры подключе5 ны истоки введенных седьмого и восьмого транзисторов соответственно, затворы которых объединены и  вл ютс  выводом дл  подачи четвертого напр жени  смещени , при этом стоки седьмых и восьмых транзисторов попарно объединены, а также введены цепь отрицательной обратной св зи по синфазной составл ющей, выполненна  на дев том, дес том и одиннадцатом транзисторах второй структуры, причем стоки дев того и дес того транзисторов объединены и подключены к стоку и затвору дев того транзистора первой структуры, исток которого соединен с второй шиной питани , истоки дев того и дес того транзисторов второй структуры соединены с первой ши- ной питани , затворы соединены со стоками седьмого и восьмого транзисторов первой структуры соответственно, а также на последовательно соединенных по посто нному току одиннадцатом транзисторе второй структуры и дес том транзисторе первой структуры, затвор которого соединен с затвором дев того транзистора первой структуры , исток соединен с второй шиной питани , а сток соединен со стоком и затво- ром одиннадцатого транзистора второй структуры, затвор которого соединен с объединенными затворами четвертого и п того транзисторов второй структуры, а также введен преобразователь дифферен- циального сигнала в однофазный, выполненный на одиннадцатом, двенадцатом транзисторах первой структуры и двенадцатом , тринадцатом, четырнадцатом и п тнадцатом транзисторах второй струк- туры, при этом затвор двенадцатого транзистора второй структуры соединен с

   затвором дес того транзистора второй структуры, исток соединен с первой шиной питани , а сток соединен со стоком одиннадцатого транзистора первой структуры, исток которого соединен с второй шиной питани , затвор - с затвором шестого транзистора первой структуры и с затвором и стоком двенадцатого транзистора первой структуры, исток которого соединен с второй шиной питани , а сток - со стоком четырнадцатого транзистора второй структуры, при этом истоки тринадцатого и четырнадцатого транзисторов второй структуры объединены и подключены к стоку п тнадцатого транзистора второй структуры, исток которого соединен с первой шиной питани , а затвор соединен с затвором транзистора второго генератора тока, затвор тринадцатого транзистора второй структуры соединен с точкой соединени  стоков двенадцатого транзистора второй структуры и одиннадцатого транзистора первой структуры, а сток - с второй шиной питани , затвор четырнадцатого транзистора второй структуры соединен с общей шиной питани , затвор шестого транзистора второй структуры соединен с затвором де в тогс транзистора второй структуры, точка соединени  затворов четвертого и п того транзисторов первой структуры соединена с затвором третьего транзистора первого генератора тока.